公开(公告)号：EP1712973A3

公开(公告)日：2007-03-07

申请号：EP06112470.7

申请日：2006-04-11

Applicant: ST MICROELECTRONICS S.A.

Inventor： Moro, Jean-Luc ,  Ramet, Serge ,  Sabut, Marc

IPC: G05F3/26

CPC classification number: G05F3/262

Abstract: L'invention concerne un circuit de génération (40) d'un courant de référence (Ir), comportant, entre deux bornes (2, 3) d'application d'une tension d'alimentation : au moins une première branche constituée d'au moins un premier (MP41) et d'au moins un deuxième transistors (MN41) en série ; au moins une deuxième branche constituée d'au moins un troisième (MP42) et d'au moins un quatrième (MN42) transistors en série avec un circuit (43) à capacité commutée (Cs).

公开(公告)号：EP1712973A2

公开(公告)日：2006-10-18

申请号：EP06112470.7

申请日：2006-04-11

Applicant: ST MICROELECTRONICS S.A.

Inventor： Moro, Jean-Luc ,  Ramet, Serge ,  Sabut, Marc

IPC: G05F3/26

CPC classification number: G05F3/262

Abstract: L'invention concerne un circuit de génération (40) d'un courant de référence (Ir), comportant, entre deux bornes (2, 3) d'application d'une tension d'alimentation : au moins une première branche constituée d'au moins un premier (MP41) et d'au moins un deuxième transistors (MN41) en série ; au moins une deuxième branche constituée d'au moins un troisième (MP42) et d'au moins un quatrième (MN42) transistors en série avec un circuit (43) à capacité commutée (Cs).

Abstract translation: 串联布置的晶体管的第一分支和晶体管的第二分支。 晶体管的第二分支与包括至少一个电容器的开关电容电路（43）串联。 还包括以下独立权利要求：（1）放大器; 和（2）数字到数字转换器。

公开(公告)号：EP1835373B1

公开(公告)日：2010-01-20

申请号：EP07104168.5

申请日：2007-03-14

Applicant: ST MICROELECTRONICS S.A.

Inventor： Gicquel, Hugo ,  Moro, Jean-Luc ,  Sabut, Marc

IPC: G05F1/56 ,  G05F3/26 ,  H03F3/345 ,  H03F3/347

CPC classification number: H03F3/345 ,  H03F3/347 ,  H03F3/505 ,  H03F2203/5031

公开(公告)号：EP1835373A1

公开(公告)日：2007-09-19

申请号：EP07104168.5

申请日：2007-03-14

Applicant: ST MICROELECTRONICS S.A.

Inventor： Gicquel, Hugo ,  Moro, Jean-Luc ,  Sabut, Marc

IPC: G05F1/56 ,  G05F3/26 ,  H03F3/345 ,  H03F3/347

CPC classification number: H03F3/345 ,  H03F3/347 ,  H03F3/505 ,  H03F2203/5031

Abstract: L'invention concerne un circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MP0) connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) commandé par un étage d'entrée d'un amplificateur à transconductance et leur point milieu définissant une borne (13) de sortie fournissant la tension de référence, une première source de courant (31) reliant ladite première borne d'alimentation à une grille du premier transistor, une deuxième source de courant (22) reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation, au moins un troisième transistor MOS (MN0, MN9) reliant les deux sources de courant (31, 22), et un élément capacitif (Cbyp) reliant directement ladite borne de sortie à une borne de conduction du troisième transistor pour faire varier la conduction de ce troisième transistor en cas de variation de la tension de sortie.

Abstract translation: 电路具有将电源电压端（2）连接到P沟道MOS晶体管（MP0）的栅极的电流源（31）。 另一个电流源（22）将P沟道MOS晶体管（MP1）的漏极连接到地（3）。 N沟道MOS晶体管（MN0）将电流源连接在一起。 在输出端子（13）和晶体管（MN0）的源极之间设置电容器（Cbyp），用于在输出端子中的电位变化的情况下改变晶体管（MN0）的源极中的电位。