公开(公告)号：EP1406307A1

公开(公告)日：2004-04-07

申请号：EP03300142.1

申请日：2003-10-02

Applicant: ST MICROELECTRONICS S.A.

Inventor： Marty, Michel ,  Coronel, Philippe ,  Leverd, Francois

IPC: H01L29/732 ,  H01L29/08

CPC classification number: H01L29/66272 ,  H01L29/0821 ,  H01L29/41708

Abstract: L'invention concerne un circuit intégré comprenant une couche enterrée de type de conductivité déterminé dans un plan sensiblement parallèle au plan d'une surface principale du circuit, dans lequel la partie médiane de cette couche enterrée (23, 24) est remplie d'un matériau de type métallique (15).

Abstract translation: 集成电路包括一种具有导电性的掩埋层，该导电层在基本平行于电路主表面的平面的平面内确定。 该掩埋层（23,24）的中间部分填充有金属型材料（29）。 还包括用于形成埋藏在集成电路的半导体衬底中的层的方法的独立权利要求。