公开(公告)号：EP1837916B1

公开(公告)日：2010-01-06

申请号：EP07104318.6

申请日：2007-03-16

Applicant: ST MICROELECTRONICS S.A. ,  STMicroelectronics (Crolles 2) SAS

Inventor： Monfray, Stéphane ,  Skotnicki, Thomas ,  Dutartre, Didier ,  Talbot, Alexandre

IPC: H01L29/786

CPC classification number: H01L29/78684 ,  H01L29/66628 ,  H01L29/66772

公开(公告)号：EP1837916A1

公开(公告)日：2007-09-26

申请号：EP07104318.6

申请日：2007-03-16

Applicant: ST MICROELECTRONICS S.A.

Inventor： Monfray, Stéphane ,  Skotnicki, Thomas ,  Dutartre, Didier ,  Talbot, Alexandre

IPC: H01L29/786

CPC classification number: H01L29/78684 ,  H01L29/66628 ,  H01L29/66772

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS comprenant :
a) la formation, au-dessus d'un substrat 2, d'une couche semiconductrice intermédiaire 6 contenant un alliage de silicium et de germanium,
b) la réalisation des régions 11, 12, 9 de source, de drain et de grille isolée du transistor, au-dessus de la couche intermédiaire 6,
c) l'oxydation de la couche intermédiaire 6 à partir de sa surface inférieure de façon à augmenter la concentration de germanium dans le canal du transistor.

Abstract translation: 该方法包括在基底（2）上形成中间半导体层（6），其中该层含有硅和锗的合金。 MOS晶体管的源极，漏极和绝缘栅极区（11,12,9）形成在半导体层的上方。 半导体层从该层的下表面被氧化，以增加晶体管的沟道中锗的浓度。