公开(公告)号：EP1837916B1

公开(公告)日：2010-01-06

申请号：EP07104318.6

申请日：2007-03-16

Applicant: ST MICROELECTRONICS S.A. ,  STMicroelectronics (Crolles 2) SAS

Inventor： Monfray, Stéphane ,  Skotnicki, Thomas ,  Dutartre, Didier ,  Talbot, Alexandre

IPC: H01L29/786

CPC classification number: H01L29/78684 ,  H01L29/66628 ,  H01L29/66772

公开(公告)号：EP1818973A1

公开(公告)日：2007-08-15

申请号：EP07102096.0

申请日：2007-02-09

Applicant: ST MICROELECTRONICS S.A.

Inventor： Dutartre, Didier ,  Loubet, Nicolas ,  Talbot, Alexandre

IPC: H01L21/20 ,  H01L29/786 ,  H01L21/336

CPC classification number: H01L29/66772 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639

Abstract: L'invention concerne un procédé de formation d'une portion de couche semiconductrice monocristalline (40) au dessus d'une zone évidée, comprenant les étapes consistant à faire croître par épitaxie sélective sur une région active semiconductrice monocristalline (32) une couche semiconductrice monocristalline sacrificielle (38) et une couche semiconductrice monocristalline (40), et éliminer la couche sacrificielle (38). La croissance épitaxiale est réalisée alors que la région active est entourée d'une couche isolante en surépaisseur (34) et l'élimination de la couche semiconductrice monocristalline sacrificielle (38) est effectuée par un accès résultant d'une élimination au moins partielle de la couche isolante en surépaisseur.

Abstract translation: 该方法涉及生长牺牲单晶半导体层（38），例如 硅 - 锗层，和通过选择性外延上的单晶硅有源区（32）的单晶硅层（40）。 牺牲单晶半导体层是通过访问来自一个隔离区的厚度（34）的部分消除所得消除。 而有源区由隔离区包围厚度的外延生长来实现。 因此晶体管独立claimsoft包括用于形成金属氧化物半导体（MOS）的方法。

公开(公告)号：EP1837916A1

公开(公告)日：2007-09-26

申请号：EP07104318.6

申请日：2007-03-16

Applicant: ST MICROELECTRONICS S.A.

Inventor： Monfray, Stéphane ,  Skotnicki, Thomas ,  Dutartre, Didier ,  Talbot, Alexandre

IPC: H01L29/786

CPC classification number: H01L29/78684 ,  H01L29/66628 ,  H01L29/66772

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS comprenant :
a) la formation, au-dessus d'un substrat 2, d'une couche semiconductrice intermédiaire 6 contenant un alliage de silicium et de germanium,
b) la réalisation des régions 11, 12, 9 de source, de drain et de grille isolée du transistor, au-dessus de la couche intermédiaire 6,
c) l'oxydation de la couche intermédiaire 6 à partir de sa surface inférieure de façon à augmenter la concentration de germanium dans le canal du transistor.

Abstract translation: 该方法包括在基底（2）上形成中间半导体层（6），其中该层含有硅和锗的合金。 MOS晶体管的源极，漏极和绝缘栅极区（11,12,9）形成在半导体层的上方。 半导体层从该层的下表面被氧化，以增加晶体管的沟道中锗的浓度。