-
公开(公告)号：FR2959367A1
公开(公告)日：2011-10-28
申请号：FR1053028
申请日：2010-04-21
Applicant: ST MICROELECTRONICS SA
Inventor： AGUT FRANCOIS
Abstract: L'invention concerne un circuit tampon comprenant une borne d'entrée (OUT1) adaptée à recevoir un signal d'entrée (VOUT1) et une borne de sortie (OUT2) adaptée à être connectée à une charge capacitive (C1), comprenant : un circuit de sortie (32) comportant au moins un premier et un deuxième transistor MOS (P1, N1) et dont la sortie constitue ladite borne de sortie du circuit tampon, des moyens de commande (36, 38) desdits premier et deuxième transistors recevant le signal d'entrée, et des moyens de comparaison (34) de la tension sur la borne de sortie du circuit (VOUT2) à au moins une tension de seuil (V1, V2), les moyens de comparaison étant connectés auxdits moyens de commande.
-
公开(公告)号：FR3087064B1
公开(公告)日：2020-11-20
申请号：FR1859339
申请日：2018-10-09
Inventor： AGUT FRANCOIS , TROCHUT SEVERIN , KUNC VINKO
-
Patent Agency Ranking
公开(公告)号：FR3082681A1
公开(公告)日：2019-12-20
申请号：FR1855400
申请日：2018-06-19
Applicant: ST MICROELECTRONICS SA
Inventor： AGUT FRANCOIS , TROCHUT SEVERIN
IPC: H02M3/155
Abstract: La présente description concerne un dispositif comprenant : un élément inductif (109) couplant un premier noeud (101) à un deuxième noeud (111) ; au moins un premier transistor (121) couplant le deuxième noeud à un troisième noeud (105) ; et un premier circuit de commande (123) comportant un premier interrupteur (127) couplant le troisième noeud (105) à une borne de commande du premier transistor, le dispositif formant un convertisseur à découpage.
-
公开(公告)号：FR3087064A1
公开(公告)日：2020-04-10
申请号：FR1859339
申请日：2018-10-09
Inventor： AGUT FRANCOIS , TROCHUT SEVERIN , KUNC VINKO
-
公开(公告)号：FR3013148A1
公开(公告)日：2015-05-15
申请号：FR1361068
申请日：2013-11-13
Applicant: ST MICROELECTRONICS SA
Inventor： AGUT FRANCOIS , DI GILIO THIERRY
Abstract: L'invention concerne un procédé d'alimentation d'un système intégré (IS) réalisé conformément à la technologie silicium sur isolant SOI, le procédé comprenant des étapes de génération d'une première tension (V+) supérieure à une tension d'alimentation (Vdd), une seconde tension (V-) inférieure à une tension de masse (Gnd), et une tension de polarisation (Vbp, Vbn) supérieure ou égale à la seconde tension et inférieure à la tension de masse, et de sélection d'un mode d'alimentation d'une unité de traitement du système intégré parmi plusieurs modes d'alimentation, en fonction de l'activité de l'unité de traitement, les modes d'alimentation comprenant : un premier mode dans lequel des caissons (PW) de type de conductivité P de transistors (MN, MP1) de l'unité de traitement sont polarisés à la tension de polarisation, et un second mode dans lequel la seconde tension est absente, et les caissons de type de conductivité P du système intégré à la masse.
-
公开(公告)号：FR3120161A1
公开(公告)日：2022-08-26
申请号：FR2101644
申请日：2021-02-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS GRENOBLE 2 , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MAS CELINE , VIGNETTI MATTEO MARIA , AGUT FRANCOIS
Abstract: Capteur d'image La présente description concerne un capteur d'image (3) comprenant : une matrice (300) de pixels (10) disposée dans et sur une région d'un substrat semiconducteur (302) isolée électriquement du reste du substrat (302) par des tranchées d'isolation (304) traversant le substrat (302), chaque pixel (10) comprenant une zone de photoconversion et au moins deux ensembles comprenant chacun une zone mémoire et une grille de transfert reliant la zone mémoire à la zone de photoconversion ; et un circuit configuré pour appliquer, pour chaque pixel (10) et au moins pendant chaque phase d'intégration, une tension de polarisation (Vpixsub) différente de la masse (GND) à une partie du substrat (302) dans et sur laquelle est disposé le pixel. Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR2996386A1
公开(公告)日：2014-04-04
申请号：FR1259273
申请日：2012-10-01
Applicant: ST MICROELECTRONICS SA
Inventor： AGUT FRANCOIS
IPC: H03K3/0233
Abstract: L'hystérésis est obtenue par la différence de tension de seuil entre des transistors MOS (T5, T6) ayant leur caissons (CS5, CS6) directement polarisés par les sorties de signal (NOUT, OUT) de l'étage de sortie.
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
