公开(公告)号：DE602004014558D1

公开(公告)日：2008-08-07

申请号：DE602004014558

申请日：2004-04-16

Applicant: ST MICROELECTRONICS SA

Inventor： ROBIN FREDERIC ,  ARTIERI ALAIN ,  AUDRAIN STEPHANE ,  DUMAREST JACQUES ,  LEFFTZ VINCENT

IPC: G06F15/167 ,  G06F9/46 ,  H04N7/26

Abstract: The method involves registering a link indicating moment of processing of a message by a sub-system (3) when a counter (5) has null value otherwise registering the link towards following message in the sub-system and incrementing the counter, by a central processor (2). The sub-system reads the link towards the following message if the counter has non-null value and processes parameters of sub-tasks of the following message. An independent claim is also included for an electronic system for execution of concurrent tasks.

公开(公告)号：FR2854263A1

公开(公告)日：2004-10-29

申请号：FR0305064

申请日：2003-04-24

Applicant: ST MICROELECTRONICS SA

Inventor： ROBIN FREDERIC ,  ARTIERI ALAIN ,  AUDRAIN STEPHANE ,  DUMAREST JACQUES ,  LEFFTZ VINCENT

IPC: G06F9/46 ,  H04N7/26 ,  G06F15/167

Abstract: The method involves registering a link indicating moment of processing of a message by a sub-system (3) when a counter (5) has null value otherwise registering the link towards following message in the sub-system and incrementing the counter, by a central processor (2). The sub-system reads the link towards the following message if the counter has non-null value and processes parameters of sub-tasks of the following message. An independent claim is also included for an electronic system for execution of concurrent tasks.

公开(公告)号：FR2868853A1

公开(公告)日：2005-10-14

申请号：FR0403747

申请日：2004-04-09

Applicant: ST MICROELECTRONICS SA

Inventor： AUDRAIN STEPHANE ,  GENTIT JEAN MARC

IPC: G06F9/30 ,  G06F9/38 ,  G06F12/00 ,  G06F15/00 ,  G11C7/00

Abstract: Un circuit intégré comprend dans un même substrat un processeur (PROC), et un dispositif de mémoire programme (DM) apte à délivrer audit processeur des instructions VLIW avec au moins m champs opératifs. Le dispositif de mémoire comprend : une mémoire dictionnaire (MDI) comportant des instructions dictionnaires (INSD) chacune comprenant au moins m instructions élémentaires dictionnaires ; une mémoire d'instructions comportant des instructions primaires (INSP) chacune associée à une instruction VLIW et contenant ses données, l'adresse d'une instruction dictionnaire, et m bits de masquage (bi) ; m moyens de sélection (MSi) respectivement commandés par les bits de masquage et délivrant chacun soit une instruction NOP, soit l'instruction élémentaire dictionnaire correspondant au bit de masquage, pour reconstituer, en combinaison avec les données de l'instruction primaire, l'instruction VLIW.