公开(公告)号：FR2914481B1

公开(公告)日：2009-06-05

申请号：FR0702413

申请日：2007-04-02

Applicant: ST MICROELECTRONICS SA

Inventor： GENEVAUX FRANCK ,  FORICHON ALBAN

IPC: G11C7/08 ,  G11C7/14

Abstract: A memory device is a provided that includes memory cells situated at the intersection of lines and columns, and a dummy path including a first dummy column having two bit lines to which there are connected dummy memory cells, and a circuit adapted to select at least one of the dummy memory cells to discharge one of the dummy bit lines. The dummy path also includes at least one second dummy column adapted to generate a dummy leakage current (representing a leakage current of a column of the memory device selected in read mode), and a circuit adapted to copy the dummy leakage current to the one dummy bit line, so that the discharge of the one dummy bit line also depends on the dummy leakage current.

公开(公告)号：FR2914481A1

公开(公告)日：2008-10-03

申请号：FR0702413

申请日：2007-04-02

Applicant: ST MICROELECTRONICS SA

Inventor： GENEVAUX FRANCK ,  FORICHON ALBAN

IPC: G11C7/08 ,  G11C7/14

Abstract: L'invention concerne un dispositif mémoire comprenant des cellules mémoire situées à l'intersection de lignes (WLi) et de colonnes (COLj), et un chemin de référence (CHdum) comprenant une première colonne de référence (COL_D) formée de deux lignes de bit sur lesquelles sont connectées des cellules de référence (CELD1,...,CELDN) et des moyens de sélection (DWL) d'au moins une de ces cellules de référence pour décharger une des deux lignes de bit de référence, caractérisé en ce que le chemin de référence comprend au moins une seconde colonne de référence (COL_R), adaptée pour générer un courant de fuite représentatif d'un courant de fuite d'une colonne du dispositif mémoire sélectionnée en lecture et des moyens de recopie (M) dudit courant de fuite vers ladite ligne de bit de référence, de sorte que la décharge de ladite ligne de bit de référence (DBL) est en outre fonction dudit courant de fuite.