-
公开(公告)号：FR3064137A1
公开(公告)日：2018-09-21
申请号：FR1752114
申请日：2017-03-15
Applicant: ST MICROELECTRONICS SA
Inventor： HOUDEBINE MARC , DEDIEU SEBASTIEN
Abstract: La boucle à verrouillage de phase comprend un oscillateur commandé en tension (44) dont la sortie est rebouclée sur une première entrée (411) d'un comparateur de phases (41) par l'intermédiaire d'un diviseur fractionnaire (450) contrôlé par un modulateur delta-sigma (46). Le procédé de doublement de la fréquence du signal de référence initial de la boucle à verrouillage de phase comprend une génération, à partir du signal de référence initial (SRI) et du signal de sortie (SOUT) délivré par l'oscillateur commandé en tension, d'un signal de référence secondaire (SRS) ayant des fronts d'un premier type synchronisés sur chacun des fronts montants et descendants du signal de référence initial (SRI) et des fronts d'un deuxième type entre les fronts du premier type, et une délivrance du signal de référence secondaire (SRS) sur une deuxième entrée (410) du comparateur de phases (41) qui opère sur lesdits fronts du premier type.
-
公开(公告)号：FR3102625A1
公开(公告)日：2021-04-30
申请号：FR1912076
申请日：2019-10-28
Applicant: ST MICROELECTRONICS SA
Inventor： HOUDEBINE MARC , GARCIA LAURENT
Abstract: Le dispositif de communication en champ proche « NFC » par modulation active de charge, émulé en mode carte (DIS) et destiné à communiquer avec un lecteur (RD), comprend une boucle à verrouillage de phase (DPLL) numérique configurée pour générer un signal de porteuse (SP), comportant un oscillateur (VCO) configuré pour générer le signal de porteuse (SP) de façon commandée par un signal de commande analogique (VTUNE), un circuit de rétroaction (Rtr) configuré pour générer un signal de commande numérique (DAC_CTRL), un convertisseur numérique-analogique (DAC) configuré pour convertir le signal de commande numérique (DAC_CTRL) en ledit signal de commande analogique (VTUNE), et un montage intégrateur (INTG) configuré pour intégrer le signal de commande analogique (VTUNE). Figure de l’abrégé : figure 2
-
公开(公告)号：FR3077174A1
公开(公告)日：2019-07-26
申请号：FR1850428
申请日：2018-01-19
Applicant: ST MICROELECTRONICS SA
Inventor： HOUDEBINE MARC
IPC: H04B5/02 , H03L7/23 , H04B10/516
Abstract: Des trames de données sont transmises de l'objet vers le lecteur, chaque trame comportant des salves de signal de porteuse de modulation active de charge, appelée MAC, générées à partir d'une modulation d'une sous-porteuse par un schéma de modulation. La synchronisation entre un signal de porteuse lecteur (SH2) et le signal de porteuse MAC (SH1) comporte : avant chaque trame d'émission et entre certaines au moins des salves de signal de porteuse MAC de chaque trame d'émission, un asservissement du signal de sortie (SSP) d'un oscillateur principal commandé (OSCP) sur la phase et la fréquence du signal de porteuse lecteur (SH2) et une estimation d'un rapport de fréquences entre la fréquence du signal de sortie (SSP) et une fréquence de référence, et pendant chaque salve de porteuse MAC de chaque trame d'émission, un asservissement uniquement en fréquence du signal de sortie (SSP) sur la fréquence du signal de référence corrigée par ledit rapport estimé, ledit signal de porteuse MAC (SH1) étant issu du signal de sortie (SSP).
-
公开(公告)号：FR2905040A1
公开(公告)日：2008-02-22
申请号：FR0607416
申请日：2006-08-21
Applicant: ST MICROELECTRONICS SA
Inventor： DEDIEU SEBASTIEN , LAJOINIE JEROME , HOUDEBINE MARC
Abstract: L'invention vise un circuit comprenant une boucle à verrouillage de phase comportant un comparateur (COMP) recevant en entrée un mot numérique cible représentatif d'un rapport cible non-entier entre un signal principal et un signal de référence ayant une fréquence de référence ; un oscillateur (DCO) commandé numériquement, couplé au comparateur et apte à délivrer un signal de sortie ; au moins une boucle de retour (BR) couplée entre la sortie dudit oscillateur et ledit comparateur. Celle-ci comprend un dispositif, apte à élaborer un mot numérique représentatif du rapport non-entier entre la période dudit signal de référence et la période dudit signal de sortie, ledit signal de référence et ledit signal de sortie correspondant respectivement au premier et deuxième signal, et ladite partie entière N fixée étant égale à la partie entière dudit rapport cible non-entier. Ledit comparateur (COMP) est apte à comparer lesdits mot numérique et mot numérique cible. Ledit oscillateur est apte à régler la fréquence dudit signal de sortie en fonction du résultat délivré par ledit comparateur.
-
公开(公告)号：FR3086476B1
公开(公告)日：2020-09-11
申请号：FR1858732
申请日：2018-09-25
Applicant: ST MICROELECTRONICS SA
Inventor： HOUDEBINE MARC
Abstract: Objet (TG) capable de communiquer sans contact avec un lecteur (RD) par une modulation active de charge, configuré pour recevoir un premier signal de porteuse (clex) émis par le lecteur (RD) et délivrer un deuxième signal de porteuse (OUT), l'objet comprenant des moyens de synchronisation (MSYNC) configurés pour synchroniser un premier signal de porteuse (clex) et le deuxième signal de porteuse (OUT), lesdits moyens de synchronisation (MSYNC) comprenant des moyens de détection (MD) configurés pour détecter le verrouillage de ladite boucle (DPLL), et des moyens de commande (MC) configurés pour asservir la fréquence du signal de sortie d'un oscillateur (DCO) en commandant l'oscillateur (DCO) avec un premier signal de commande (VAL1) généré à partir d'une première valeur (ERR1) représentative de l'erreur de phase de ladite boucle à verrouillage de phase (DPLL), puis avec un deuxième signal de commande (VAL2) généré à partir d'une deuxième valeur (ERR2) délivrée par un premier module (MD1) configuré pour effectuer une opération du type modulo sur ladite première valeur (ERR1) représentative de l'erreur de phase de la boucle.
-
Patent Agency Ranking
公开(公告)号：FR3086476A1
公开(公告)日：2020-03-27
申请号：FR1858732
申请日：2018-09-25
Applicant: ST MICROELECTRONICS SA
Inventor： HOUDEBINE MARC
Abstract: Objet (TG) capable de communiquer sans contact avec un lecteur (RD) par une modulation active de charge, configuré pour recevoir un premier signal de porteuse (clex) émis par le lecteur (RD) et délivrer un deuxième signal de porteuse (OUT), l'objet comprenant des moyens de synchronisation (MSYNC) configurés pour synchroniser un premier signal de porteuse (clex) et le deuxième signal de porteuse (OUT), lesdits moyens de synchronisation (MSYNC) comprenant des moyens de détection (MD) configurés pour détecter le verrouillage de ladite boucle (DPLL), et des moyens de commande (MC) configurés pour asservir la fréquence du signal de sortie d'un oscillateur (DCO) en commandant l'oscillateur (DCO) avec un premier signal de commande (VAL1) généré à partir d'une première valeur (ERR1) représentative de l'erreur de phase de ladite boucle à verrouillage de phase (DPLL), puis avec un deuxième signal de commande (VAL2) généré à partir d'une deuxième valeur (ERR2) délivrée par un premier module (MD1) configuré pour effectuer une opération du type modulo sur ladite première valeur (ERR1) représentative de l'erreur de phase de la boucle.
-
公开(公告)号：FR2905040B1
公开(公告)日：2008-10-31
申请号：FR0607416
申请日：2006-08-21
Applicant: ST MICROELECTRONICS SA
Inventor： DEDIEU SEBASTIEN , LAJOINIE JEROME , HOUDEBINE MARC
Abstract: A phase-locked loop circuit having a comparator that receives a target digital word representative of a non-integer target ratio between a main signal and a reference signal having a reference frequency. The circuit also includes digitally-controlled oscillator coupled to the comparator to deliver an output signal. One return loop is coupled between the output of the oscillator and the comparator. The latter includes a device to generate a digital word representing the non-integer ratio between the period of the reference signal and the period of the output signal, the reference signal and the output signal respectively corresponding to the first and second signal, and the fixed integer part N being equal to the integer part of the target non-integer ratio. The comparator compares the digital word and target digital word. The oscillator adjusts the frequency of the output signal as a function of the result delivered by the comparator.
-
公开(公告)号：FR2879859B1
公开(公告)日：2007-07-20
申请号：FR0413596
申请日：2004-12-20
Applicant: ST MICROELECTRONICS SA
Inventor： DEDIEU SEBASTIEN , HOUDEBINE MARC
IPC: H03L7/197
-
公开(公告)号：FR3141304B1
公开(公告)日：2025-02-07
申请号：FR2210964
申请日：2022-10-21
Applicant: ST MICROELECTRONICS SA
Inventor： SIBILLE FLORENT , HOUDEBINE MARC
Abstract: Selon un aspect, il est proposé un objet configuré pour pouvoir effectuer une communication sans contact avec un lecteur (RD) en utilisant une modulation active de charge, l’objet comprenant : - des moyens de détection (ANTC) d’un champ d’un lecteur, - une boucle à verrouillage de phase (PLL) comportant un oscillateur (DCO) et étant configurée pour asservir une phase de l’oscillateur (DCO) sur le champ du lecteur (RD), - un système de calibration (SYSC) de la fréquence de l’oscillateur (DCO) de la boucle à verrouillage de phase configuré pour calibrer la fréquence de l’oscillateur (DCO) à partir d’une horloge interne (CLKXO) lorsque lesdits moyens de détection détectent un arrêt du champ du lecteur avant la fin d’une initialisation de ladite boucle à verrouillage de phase dudit objet, puis pour ajuster la phase de l’oscillateur (DCO) lorsqu’un nouveau champ du lecteur (RD) est détecté. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3112914A1
公开(公告)日：2022-01-28
申请号：FR2007898
申请日：2020-07-27
Inventor： HOUDEBINE MARC , KOVACIC KOSTA , SIBILLE FLORENT
IPC: H04B5/00
Abstract: Le dispositif (DV) comprend une boucle à verrouillage de phase (PLL) et une boucle à verrouillage de fréquence (FLL) ayant en commun le même oscillateur commandé (DCO). Le dispositif est mis premièrement dans le mode d’émulation de carte -CE- au début d’une communication entre ledit dispositif de communication sans contact (DV) et un lecteur sans contact (RD) et à la réception par le dispositif de communication sans contact d’une indication envoyée par le lecteur indiquant une autre communication dans un mode pair à pair avec ledit lecteur, le dispositif (DV) est mis deuxièmement dans le mode pair à pair -P2P-. Dans le mode CE on utilise les deux boucles à verrouillage ou seulement la boucle à verrouillage de phase, tandis que dans le mode P2P, la boucle à verrouillage de phase est désactivée et seule la boucle à verrouillage de fréquence est utilisée. Figure pour l’abrégé : Fig 3
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.023 seconds)
