公开(公告)号：WO2008102091A3

公开(公告)日：2008-10-09

申请号：PCT/FR2008050051

申请日：2008-01-10

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT ,  CATHELIN ANDREIA ,  FRAPPE ANTOINE ,  KAISER ANDREAS

Inventor： CATHELIN ANDREIA ,  FRAPPE ANTOINE ,  KAISER ANDREAS

IPC: H03M7/00

CPC classification number: H03M7/304 ,  H03M7/3026

Abstract: A digital delta-sigma modulator including a signal input for receiving N-bit digital samples, digital filter means connected to the signal input for performing add/subtract and integration operations using redundant arithmetic encoding to give filtered digital samples, and quantization means for performing a non-exact quantization operation to give n-bit output digital samples, where n is less than N. The input of the quantization means is connected within the digital filter means.

Abstract translation: 包括用于接收N位数字样本的信号输入的数字Δ-Σ调制器，连接到信号输入端的数字滤波器装置，用于使用冗余算术编码进行加法/减法和积分操作以给出经过滤波的数字样本，以及量化装置， 非精确量化操作以给出n比特输出数字样本，其中n小于N.量化装置的输入连接在数字滤波器装置内。

公开(公告)号：FR2995475A1

公开(公告)日：2014-03-14

申请号：FR1258572

申请日：2012-09-12

Applicant: ST MICROELECTRONICS SA

Inventor： SHERRY ANI ,  KAISER ANDREAS ,  PFEIFFER ULLRICH ,  CATHELIN ANDREIA ,  GRZYB JANUSZ ,  ZHAO YAN

IPC: H03B1/04

Abstract: L'invention concerne un oscillateur comprenant : un oscillateur en anneau (500) comportant N inverseurs (502-506) couplés en série, N étant un entier impair égal à trois ou plus ; un premier filtre (520, 524, 526) couplé entre un noeud de sortie d'un premier des inverseurs et une ligne de sortie de l'oscillateur ; et un deuxième filtre (520, 524, 526) couplé entre un noeud de sortie d'un deuxième des inverseurs et la ligne de sortie de l'oscillateur.

公开(公告)号：FR2956785A1

公开(公告)日：2011-08-26

申请号：FR1051279

申请日：2010-02-23

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： GORISSE JEAN ,  CATHELIN ANDREIA ,  KAISER ANDREAS ,  KERHERVE ERIC

IPC: H03M1/16

Abstract: Le procédé de conversion analogique/numérique du type logarithmique d'un signal analogique d'entrée comprend une amplification logarithmique à compression progressive (MAL) du signal d'entrée (Vin) délivrant une séquence de plusieurs signaux analogiques secondaires (Vi), l'évolution des valeurs de certains au moins des signaux secondaires en fonction des valeurs du signal analogique d'entrée comportant des zones (Zi) correspondant à une évolution linéaire des signaux secondaires en fonction de celle du signal d'entrée exprimée dans une échelle logarithmique, une comparaison (CMP) de certains au moins des signaux secondaires de ladite séquence avec un signal de référence commun (Vref) dont la valeur se situe dans chacune desdites zones, fournissant une information de code thermométrique (IDTC), et une élaboration d'un premier mot numérique (MN1) à partir de l'information de code thermo métrique.

公开(公告)号：FR2911455B1

公开(公告)日：2009-04-17

申请号：FR0752701

申请日：2007-01-16

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： CATHELIN ANDREA ,  FRAPPE ANTOINE ,  KAISER ANDREAS

IPC: H03M3/02

Abstract: The method involves generating a filtered sampled signal (SF) according to a redundant arithmetic coding e.g. borrow-save coding. An output signal (Y) sampled on n bits is generated by using non-exact quantization. The generation of the output signal is anticipated, where the generation of the output signal is parallely carried out at the final elementary processing of the generation of the filtered sampled signal. An independent claim is also included for a digital delta-sigma modulator comprising a digital filtering unit.

公开(公告)号：FR2920612A1

公开(公告)日：2009-03-06

申请号：FR0706161

申请日：2007-09-03

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： CATHELIN ANDREIA ,  RAZAFIMANDIMBY STEPHANE ,  KAISER ANDREAS

IPC: H03H21/00 ,  H03J7/00

Abstract: Un circuit de filtrage en treillis accordable comportant une première et une seconde entrée (in1, in2) et une première et seconde sortie (o1, o2). Le circuit comporte deux branches séries (respectivement 10, 20) et deux branches parallèles (30, 40). Les première et seconde branches séries comportent un circuit résonant (CRR) présentant une première fréquence de résonance série tandis que les troisième et quatrième branches parallèles présentent une seconde fréquence de résonance série de valeur plus basse que la première fréquence de résonance série. Les première et seconde fréquences de résonances séries sont réglables au moyen d'une grandeur analogique de commande (Vc) ;Le circuit de filtrage est caractérisé en ce qu'il comporte une boucle d'asservissement de ladite grandeur analogique basée sur un critère d'égalité entre les modules des impédances Zs et Zp.

公开(公告)号：FR2895846A1

公开(公告)日：2007-07-06

申请号：FR0513489

申请日：2005-12-30

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： CHAMLA DAVID ,  CATHELIN ANDREIA ,  KAISER ANDREAS

IPC: H03G3/20 ,  H03F1/34 ,  H03J5/14

Abstract: L'invention porte sur un dispositif électronique, qui comprend un circuit principal comportant :deux amplificateurs linéaires principaux (AP1, AP2) ayant des facteurs d'amplification respectivement commandables (gm1, gm2) par deux signaux de commande principaux (Vcde1, Vcde2), aptes à recevoir respectivement deux signaux d'entrée et à délivrer deux signaux de sortie, les niveaux des deux signaux d'entrée étant dans un rapport N, etdes moyens de contrôle (MC) aptes à ajuster la valeur d'au moins l'un des deux signaux de commande principaux de façon à égaliser les signaux de sortie, les deux facteurs d'amplification étant alors dans le même rapport N.

公开(公告)号：FR2920612B1

公开(公告)日：2009-12-04

申请号：FR0706161

申请日：2007-09-03

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： CATHELIN ANDREIA ,  RAZAFIMANDIMBY STEPHANE ,  KAISER ANDREAS

IPC: H03H21/00 ,  H03J7/00

公开(公告)号：DE602006008883D1

公开(公告)日：2009-10-15

申请号：DE602006008883

申请日：2006-12-22

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： CHAMLA DAVID ,  CATHELIN ANDREIA ,  KAISER ANDREAS

IPC: H03H11/04 ,  H03H11/12 ,  H03H17/02

Abstract: Transconductance filtering circuit has filtering means which can be configured using several similar elementary cells with interconnection means that can be controlled. Each elementary element comprises a two capacitors and an amplifier block of known transconductance connected in series with the capacitors. The block has two amplifiers whose transconductances oppose each other. Command means are also provided for controlling the interconnection of the elements dependent on the filtering required. The invention also relates to a corresponding filter element.

公开(公告)号：FR2956785B1

公开(公告)日：2012-03-30

申请号：FR1051279

申请日：2010-02-23

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： GORISSE JEAN ,  CATHELIN ANDREIA ,  KAISER ANDREAS ,  KERHERVE ERIC

IPC: H03M1/16

公开(公告)号：FR2995449A1

公开(公告)日：2014-03-14

申请号：FR1258573

申请日：2012-09-12

Applicant: ST MICROELECTRONICS SA

Inventor： SHERRY HANI ,  CATHELIN ANDREIA ,  KAISER ANDREAS ,  PFEIFFER ULLRICH ,  GRZYB JANUSZ ,  ZHAO YAN

IPC: H01L27/146 ,  H04N5/335

Abstract: La présente invention concerne un imageur térahertz, comprenant : un réseau de circuits de pixels, chaque circuit de pixel comportant une antenne (202) et un détecteur (204), le détecteur étant couplé à des bornes de sortie différentielles (209, 211) de l'antenne ; et un oscillateur (232) agencé pour générer un signal de fréquence (f ) sur une ligne de sortie (116), la ligne de sortie étant couplée à une borne d'entrée (234) de l'antenne d'au moins l'un des circuits de pixels.