公开(公告)号：FR2979172B1

公开(公告)日：2013-09-06

申请号：FR1157367

申请日：2011-08-17

Applicant: ST MICROELECTRONICS SA

Inventor： L HOSTIS NICOLAS ,  ENGELS SYLVAIN ,  BLISSON FABRICE ,  LACHAUD CLAIRE-MARIE

IPC: H03K17/30 ,  H01L23/58

公开(公告)号：FR2979172A1

公开(公告)日：2013-02-22

申请号：FR1157367

申请日：2011-08-17

Applicant: ST MICROELECTRONICS SA

Inventor： L HOSTIS NICOLAS ,  ENGELS SYLVAIN ,  BLISSON FABRICE ,  LACHAUD CLAIRE-MARIE

IPC: H03K17/30 ,  H01L23/58

Abstract: Procédé de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation alimenté par une tension principale et possédant plusieurs groupes de transistors, le procédé comprenant des fermetures successives (F1,...,Fn) d'au moins deux groupes de transistors pour délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale, et au moins une phase d'alimentation élémentaire (S2) de ladite au moins une partie du circuit intégré comportant : a) une élaboration de seuils de tension associés respectivement aux groupes de transistors ; b) une fermeture (F1) d'un premier groupe de transistors, le premier groupe délivrant une première tension d'alimentation élémentaire ; et c) une fermeture d'au moins un deuxième groupe lorsque la première tension d'alimentation élémentaire est supérieure ou égale au seuil de tension associé au deuxième groupe.

公开(公告)号：FR2964478A1

公开(公告)日：2012-03-09

申请号：FR1057135

申请日：2010-09-08

Applicant: ST MICROELECTRONICS SA

Inventor： JACQUET DAVID ,  L HOSTIS NICOLAS ,  ENGELS SYLVAIN

IPC: G06F1/04

Abstract: Dispositif électronique (SEHC), comprenant une première (E1) entrée pour recevoir un signal d'horloge (Cp), une deuxième entrée (E2) pour recevoir un signal de commutation (E), des moyens d'élaboration couplés à la première entrée (E1) et la deuxième entrée (E2) et configurés pour élaborer un signal d'horloge commuté (Ckout), et une sortie (Q) apte à délivrer le signal d'horloge commuté (Ckout). Les moyens d'élaboration comprennent : -un registre (REG) ayant une entrée de type horloge (Clock in) couplée à ladite première entrée (E1), une entrée de type donnée (reg in) et une sortie de type donnée (reg out) couplée à ladite sortie du dispositif (Q), -une porte « OU exclusif » (XOR) ayant une entrée (E41) couplée à la sortie de type donnée (reg out) du registre (REG), une autre entrée (E42) couplée à la deuxième entrée (E) et une sortie (S41) couplée à l'entrée de type donnée (reg in) du registre (REG).