公开(公告)号：FR2961043A1

公开(公告)日：2011-12-09

申请号：FR1054390

申请日：2010-06-04

Applicant: ST MICROELECTRONICS SA

Inventor： ENGELS SYLVAIN

IPC: H03K3/037

Abstract: Circuit électronique séquentiel (10) réagissant sur un front montant et un front descendant d'un signal d'horloge (CK), comprenant une première (1) et une seconde (2) bascules de type D, un multiplexeur principal (3) couplé en entrée aux bascules (1 et 2), le circuit (10) comprenant une première entrée recevant le signal d'horloge (CK) et une deuxième entrée recevant un signal de commande (TE) pour commander le circuit (10) selon un mode de fonctionnement normal et un mode de fonctionnement test permettant de vérifier le bon fonctionnement du circuit électronique séquentiel (10. Le signal d'horloge (CK) utilisé en mode de fonctionnement normal est utilisé pour cadencé le circuit (10) lors du mode de fonctionnement test.

公开(公告)号：FR3111759A1

公开(公告)日：2021-12-24

申请号：FR2006434

申请日：2020-06-19

Applicant: ST MICROELECTRONICS SA

Inventor： DAUTRICHE PIERRE ,  ENGELS SYLVAIN

IPC: H04B7/17 ,  G06N3/06 ,  H04L27/14

Abstract: Selon un aspect, il est proposé un dispositif récepteur radiofréquence comprenant :- une interface d’entrée (ANT, AMP) configurée pour recevoir un signal radiofréquence d’une nature donnée et le convertir en un signal électrique, - des moyens de détection (CP1, CP2, CP3) configurés pour détecter au moins un niveau de tension dans le signal électrique, - un générateur d’impulsions (IG) configuré pour élaborer au moins un train d’impulsions représentatifs (TI1, TI2, TI3) des niveaux de tension détectés, ○ une unité de traitement (UT) configurée pour déterminer la nature du signal radiofréquence à partir dudit au moins un train d’impulsions (TI1, TI2, TI3). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3037718B1

公开(公告)日：2017-06-23

申请号：FR1555459

申请日：2015-06-16

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  ATHANASIOU SOTIRIOS ,  LE COZ JULIEN ,  ENGELS SYLVAIN

IPC: H01L23/34 ,  H01L29/78

公开(公告)号：FR3037718A1

公开(公告)日：2016-12-23

申请号：FR1555459

申请日：2015-06-16

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  ATHANASIOU SOTIRIOS ,  LE COZ JULIEN ,  ENGELS SYLVAIN

IPC: H01L23/34 ,  H01L29/78

Abstract: Dispositif électronique, comprenant un circuit intégré (IC) comportant par exemple au moins un transistor MOS (TRN), et des moyens de chauffage (SC) électriquement couplés à au moins deux endroits (ED1, ED2) de l'une des régions semiconductrices de source (5) ou de drain (D) dudit au moins un transistor et configurés pour faire circuler au moins un courant (I) entre lesdits endroits.

公开(公告)号：FR2979172B1

公开(公告)日：2013-09-06

申请号：FR1157367

申请日：2011-08-17

Applicant: ST MICROELECTRONICS SA

Inventor： L HOSTIS NICOLAS ,  ENGELS SYLVAIN ,  BLISSON FABRICE ,  LACHAUD CLAIRE-MARIE

IPC: H03K17/30 ,  H01L23/58

公开(公告)号：FR2979172A1

公开(公告)日：2013-02-22

申请号：FR1157367

申请日：2011-08-17

Applicant: ST MICROELECTRONICS SA

Inventor： L HOSTIS NICOLAS ,  ENGELS SYLVAIN ,  BLISSON FABRICE ,  LACHAUD CLAIRE-MARIE

IPC: H03K17/30 ,  H01L23/58

Abstract: Procédé de contrôle de l'alimentation d'un circuit intégré, comportant un bloc d'alimentation alimenté par une tension principale et possédant plusieurs groupes de transistors, le procédé comprenant des fermetures successives (F1,...,Fn) d'au moins deux groupes de transistors pour délivrer en sortie de chaque groupe, à au moins une partie du circuit intégré, une tension d'alimentation élémentaire à partir de la tension principale, et au moins une phase d'alimentation élémentaire (S2) de ladite au moins une partie du circuit intégré comportant : a) une élaboration de seuils de tension associés respectivement aux groupes de transistors ; b) une fermeture (F1) d'un premier groupe de transistors, le premier groupe délivrant une première tension d'alimentation élémentaire ; et c) une fermeture d'au moins un deuxième groupe lorsque la première tension d'alimentation élémentaire est supérieure ou égale au seuil de tension associé au deuxième groupe.

公开(公告)号：FR2964794A1

公开(公告)日：2012-03-16

申请号：FR1003656

申请日：2010-09-14

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： LE COZ JULIEN ,  VALENTIAN ALEXANDRE ,  FLATRESSE PHILIPPE ,  ENGELS SYLVAIN

IPC: H01L27/088

Abstract: La présente invention concerne un circuit de polarisation dynamique du substrat d'un transistor MOS de puissance (MPs), comprenant un premier commutateur (MP1, MN2) agencé pour, lorsque la tension de grille du transistor provoque la conduction du transistor, relier le substrat à une source de courant qui polarise en direct la diode intrinsèque source-substrat (Db) du transistor, la source de courant comprenant un empilement de diodes (D1, D2) de même sens que la diode intrinsèque, entre le substrat et un potentiel d'alimentation (Vss).

公开(公告)号：FR2925243A1

公开(公告)日：2009-06-19

申请号：FR0759904

申请日：2007-12-17

Applicant: ST MICROELECTRONICS SA

Inventor： ENGELS SYLVAIN

IPC: H03B5/02

Abstract: L'invention concerne un circuit de commande d'horloge (100) pour un composant intégré susceptible d'être configuré en fonction d'un signal de rétention (SLEEP) :. dans un mode dit actif, dans lequel le composant est électriquement alimenté, ou. dans un mode dit rétention, dans lequel une partie du composant n'est pas alimentée, la dite partie comprenant au moins un élément dont un fonctionnement est susceptible d'être cadencé par un signal d'horloge.Le circuit de commande d'horloge selon l'invention comprend un moyen pour inhiber le signal d'horloge (CP) lorsque le composant est en mode rétention.L'invention concerne également un composant intégré associé.Application aux circuits à faible consommation pour des produits "low power".

公开(公告)号：FR2961043B1

公开(公告)日：2012-07-20

申请号：FR1054390

申请日：2010-06-04

Applicant: ST MICROELECTRONICS SA

Inventor： ENGELS SYLVAIN

IPC: H03K3/037

公开(公告)号：FR2964478A1

公开(公告)日：2012-03-09

申请号：FR1057135

申请日：2010-09-08

Applicant: ST MICROELECTRONICS SA

Inventor： JACQUET DAVID ,  L HOSTIS NICOLAS ,  ENGELS SYLVAIN

IPC: G06F1/04

Abstract: Dispositif électronique (SEHC), comprenant une première (E1) entrée pour recevoir un signal d'horloge (Cp), une deuxième entrée (E2) pour recevoir un signal de commutation (E), des moyens d'élaboration couplés à la première entrée (E1) et la deuxième entrée (E2) et configurés pour élaborer un signal d'horloge commuté (Ckout), et une sortie (Q) apte à délivrer le signal d'horloge commuté (Ckout). Les moyens d'élaboration comprennent : -un registre (REG) ayant une entrée de type horloge (Clock in) couplée à ladite première entrée (E1), une entrée de type donnée (reg in) et une sortie de type donnée (reg out) couplée à ladite sortie du dispositif (Q), -une porte « OU exclusif » (XOR) ayant une entrée (E41) couplée à la sortie de type donnée (reg out) du registre (REG), une autre entrée (E42) couplée à la deuxième entrée (E) et une sortie (S41) couplée à l'entrée de type donnée (reg in) du registre (REG).