公开(公告)号：WO02065551A8

公开(公告)日：2004-05-06

申请号：PCT/FR0200503

申请日：2002-02-11

Applicant: ST MICROELECTRONICS SA ,  LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

Inventor： LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: H01L27/06 ,  H01L27/08 ,  H01L27/088

CPC classification number: H01L27/0802 ,  H01L27/0629 ,  H01L27/088

Abstract: The invention concerns an electronic integrated circuit comprising at least first (19) and second (20) MOS transistors arranged in series, each transistor including a gate and a source shorted together, and a base connected to the earth of the integrated circuit.

Abstract translation: 本发明涉及包括串联布置的至少第一（19）和第二（20）MOS晶体管的电子集成电路，每个晶体管包括一个栅极和一个短路在一起的源极，以及连接到集成电路的地的基极。

公开(公告)号：FR2842917A1

公开(公告)日：2004-01-30

申请号：FR0209615

申请日：2002-07-29

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: G05F1/46 ,  G05F3/16

Abstract: The adjusting equipment (10) has counting (16), logic (18), fuse (20) and resistance modulating (22) units and is connected in parallel with a resistive bridge stage (12) of the reference source. The resistive bridge stage has resistors (Ra,Rb,Rc,R1,R2) with a transistor (Q) and is connected between a cathode (C) and anode (A). The logic unit selects fuses to modify the parallel resistors (R1,R2) on receiving an external signal at the cathode : Independent claims are also included for the following : 1) A method of adjusting an operating parameter of an analogue electronic circuit which uses adjusting resistors configurable externally through fuses 2) An analogue electronic circuit which uses the adjusting equipment.

公开(公告)号：FR2842917B1

公开(公告)日：2005-02-11

申请号：FR0209615

申请日：2002-07-29

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: G05F1/46 ,  G05F3/16

公开(公告)号：FR2795557B1

公开(公告)日：2001-09-21

申请号：FR9908240

申请日：1999-06-28

Applicant: ST MICROELECTRONICS SA

Inventor： FOREL CHRISTOPHE ,  LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: H01L21/329 ,  H01L29/8605 ,  H01L29/86 ,  H01C17/22

Abstract: A process for forming an electrical resistance in an integrated MOS transistor includes applying a first voltage to the source and gate of the MOS transistor, and applying a second voltage to the drain of the MOS transistor. A prebiasing voltage is applied to the substrate of the MOS transistor to make the base/emitter junction of a parasitic bipolar transistor of the MOS transistor conduct. The first and second voltages are capable of initiating a breakdown of the MOS transistor by an avalanche of the drain/substrate junction, an irreversible breakdown of the drain/substrate junction, and a short circuit between the drain and the source.

公开(公告)号：FR2879814A1

公开(公告)日：2006-06-23

申请号：FR0413464

申请日：2004-12-17

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  GOUTTI FREDERIC

IPC: H01L23/525

Abstract: L'invention concerne un circuit ajustable après encapsulation, comprenant :. un circuit fonctionnel (110) alimenté par un potentiel d'alimentation (VDD) et par un potentiel de référence (GND) et comprenant au moins un paramètre ajustable par la programmation d'au moins un élément programmable (120), et. un circuit (130) pour programmer l'élément programmable (120) du circuit fonctionnel (110).selon l'invention, le circuit ajustable comprend également :. un circuit (140) pour limiter la tension entre le potentiel d'alimentation (VDD) et le potentiel de référence (GND) à une tension d'écrêtage ajustable, et. un circuit (150) pour ajuster la tension d'écrêtage.L'invention concerne également un procédé d'ajustement d'un tel circuit ajustable au cours duquel, après avoir ajusté un paramètre du circuit fonctionnel (110), on ajuste la tension d'écrêtage du circuit d'écrêtage (140).

公开(公告)号：FR2799885A1

公开(公告)日：2001-04-20

申请号：FR9912381

申请日：1999-10-05

Applicant: ST MICROELECTRONICS SA

Inventor： FOREL CHRISTOPHE ,  LAVILLE SEBASTIEN ,  DUFAZA CHRISTIAN ,  AUVERGNE DANIEL

IPC: H01L21/02 ,  H01L27/07 ,  H01L27/08 ,  H01L29/8605 ,  H01L29/86 ,  H01L29/772 ,  H01L29/06 ,  H01C17/22

Abstract: The added MOS transistor has a drain (8), source (9) and gate (10) on a substratum (11) which includes a bipolar parasitic transistor (12) whose collector, emitter and base are formed by the drain, source, substratum resistance (13) and current source (14). One voltage is connected to the source, gate and substratum and a second to the drain. Breakdown is initiated by the bipolar parasitic transistor and a controllable resistance is obtained

公开(公告)号：FR2910217A1

公开(公告)日：2008-06-20

申请号：FR0655500

申请日：2006-12-14

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  MERVAL JEAN MARC

IPC: H04N5/00

Abstract: L'invention concerne un commutateur pour commuter des signaux vidéo dans un boîtier décodeur entre une première interface (204) de connexion du boîtier décodeur à une télévision, une seconde interface (206) de connexion du boîtier décodeur à un dispositif lecteur vidéo, et un circuit décodeur (209) pour décoder un flux vidéo, le boîtier décodeur comprenant un processeur (208) ayant un mode de faible consommation dans lequel le circuit de décodage est inactif, le commutateur comprenant un circuit de détection agencé pour détecter, tandis que le processeur est dans le mode à faible consommation, une activité sur une ligne d'entrée vidéo de l'une des première et seconde interfaces et agencé pour fournir un signal d'activation à un circuit de commutation (216) dans le commutateur pour activer un bouclage entre les première et seconde interfaces quand une activité est détectée.

公开(公告)号：FR2820881B1

公开(公告)日：2004-06-04

申请号：FR0101872

申请日：2001-02-12

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L21/8232 ,  H01L23/58

公开(公告)号：FR2820881A1

公开(公告)日：2002-08-16

申请号：FR0101872

申请日：2001-02-12

Applicant: ST MICROELECTRONICS SA

Inventor： LAVILLE SEBASTIEN ,  PONTAROLLO SERGE

IPC: H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L21/8232 ,  H01L23/58

Abstract: The invention concerns an electronic integrated circuit comprising at least first (19) and second (20) MOS transistors arranged in series, each transistor including a gate and a source shorted together, and a base connected to the earth of the integrated circuit.

公开(公告)号：FR2799885B1

公开(公告)日：2002-01-11

申请号：FR9912381

申请日：1999-10-05

Applicant: ST MICROELECTRONICS SA

Inventor： FOREL CHRISTOPHE ,  LAVILLE SEBASTIEN ,  DUFAZA CHRISTIAN ,  AUVERGNE DANIEL

IPC: H01L21/02 ,  H01L27/07 ,  H01L27/08 ,  H01L29/8605 ,  H01L29/86 ,  H01L29/772 ,  H01L29/06 ,  H01C17/22

Abstract: The added MOS transistor has a drain (8), source (9) and gate (10) on a substratum (11) which includes a bipolar parasitic transistor (12) whose collector, emitter and base are formed by the drain, source, substratum resistance (13) and current source (14). One voltage is connected to the source, gate and substratum and a second to the drain. Breakdown is initiated by the bipolar parasitic transistor and a controllable resistance is obtained