公开(公告)号：FR2884986A1

公开(公告)日：2006-10-27

申请号：FR0504078

申请日：2005-04-22

Applicant: ST MICROELECTRONICS SA

Inventor： TASSIN CLAIRE ,  GARCIA PATRICE

IPC: H03G3/20 ,  H03F1/34 ,  H04L27/34

Abstract: Ce dispositif (2) comprend un circuit (4) numérique adapté pour recevoir des signaux d'entrée (I, Q) ainsi que des signaux de contre-réaction cartésienne (IFB, QFB). Il comprend un étage (20) de combinaison des signaux d'entrée (I, Q) et des signaux de contre-réaction (IFB, QFB) pour générer des signaux d'erreur (IFW, QFW)Ce circuit numérique est associé par l'intermédiaire d'un étage (8) de conversion à un circuit (6) analogique adapté pour recevoir les signaux d'erreur (IFW, QFW), et qui comprend un étage (32) pour générer un signal de sortie à partir des signaux d'erreur (IFW, QFW), et un étage (44) pour générer les signaux de contre-réaction (IFB, QFB) à partir du signal de sortie.Il est caractérisé en ce que le circuit (4) numérique comprend en outre au moins un étage (10) de contrôle de gain disposé avant l'étage (20) de combinaison et adapté pour modifier le gain appliqué aux signaux d'entrée.