公开(公告)号：FR3038133A1

公开(公告)日：2016-12-30

申请号：FR1555733

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18

Abstract: L'invention concerne une cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la cellule mémoire étant formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la grille étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VR) comprenant une première couche (VZ) couvrant un flanc latéral de la couche active dans une tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille et atteignant la première couche isolante, et une seconde couche (VZ) en un matériau à résistance variable.

公开(公告)号：FR3038133B1

公开(公告)日：2017-08-25

申请号：FR1555733

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18

公开(公告)号：FR3038132B1

公开(公告)日：2017-08-11

申请号：FR1555732

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18

公开(公告)号：FR3046293A1

公开(公告)日：2017-06-30

申请号：FR1563435

申请日：2015-12-29

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： PIAZZA FAUSTO ,  LAGRASTA SEBASTIEN ,  BIANCHI RAUL ANDRES ,  JEANNOT SIMON

IPC: H01L21/8249 ,  H01L27/06

Abstract: L'invention concerne un circuit intégré comprenant un transistor MOS haute tension, HV, et au moins un condensateur, CAPA, dans lequel : l'empilement de grille (11) du transistor HV comporte première couche isolante (5, 7) reposant sur une couche semiconductrice (1) et revêtue d'un premier silicium polycristallin (9) ; le condensateur CAPA comporte une première électrode (13) en le premier silicium polycristallin, et une deuxième électrode (25) en un deuxième silicium polycristallin (23) reposant au moins en partie sur la première électrode, un isolant (15, 17, 19) séparant la deuxième électrode de la couche semiconductrice et de la première électrode ; des premiers espaceurs en oxyde de silicium (39) bordent latéralement la deuxième électrode (25) et l'empilement de grille (11) du transistor HV ; et des deuxièmes espaceurs en nitrure de silicium (41) bordent les premiers espaceurs (39).

公开(公告)号：FR3038132A1

公开(公告)日：2016-12-30

申请号：FR1555732

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18

Abstract: L'invention concerne une cellule mémoire formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la grille (GT) étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VZ) étant formé par une couche (MO) en un matériau à résistance variable, déposée sur un flanc latéral de la couche active dans une première tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille, une tranchée conductrice (BC) étant formée dans la première tranchée contre un flanc latéral de la couche en matériau à résistance variable.