公开(公告)号：EP1804250B1

公开(公告)日：2009-05-06

申请号：EP06292033.5

申请日：2006-12-22

Applicant: STMicroelectronics S.A.

Inventor： Dray, Cyrille ,  Jacquet, François ,  Barasinski, Sébastien

IPC: G11C11/419

CPC classification number: G11C11/413 ,  G11C7/12

公开(公告)号：EP1580759A1

公开(公告)日：2005-09-28

申请号：EP05290315.0

申请日：2005-02-11

Applicant: STMicroelectronics S.A.

Inventor： Lasseuguette, Jean ,  Dray, Cyrille ,  Barasinski, Sébastien

IPC: G11C11/16 ,  G11C5/14 ,  H03F3/45

CPC classification number: G11C11/16 ,  G11C5/147 ,  H03F1/223 ,  H03F3/45188 ,  H03F2203/45248

Abstract: L'invention concerne un dispositif pour l'établissement d'un courant d'écriture (Iwrite) au niveau d'au moins une ligne conductrice d'écriture (WLO) d'une mémoire en circuit intégré de type MRAM, caractérisé en ce qu'il comprend un miroir de courant constitué d'un premier étage cascode régulé de référence (Cin) recevant sur son entrée tout ou partie du courant d'écriture et d'un second étage cascode régulé de recopie (Cout) recopiant le courant d'écriture sur la ligne d'écriture.

Abstract translation: 该装置具有接收的写入电流上复制上的WriteLine写入电流写入线（WL）在其输入端，并且经调节的共源共栅级（COUT）要施加的调整的参考级联级（CIN）的电流镜 ， 电压跟随器级（suiv）的级联级（CIN，COUT）的NMOS晶体管（N2，N2`）的NMOS晶体管（N，N1`）漏极和栅极之间放置。 因此独立claimsoft被包括在集成电路，包括具有写入电流建立装置的磁RAM型存储器。

公开(公告)号：EP1607979A2

公开(公告)日：2005-12-21

申请号：EP05291195.5

申请日：2005-06-03

Applicant: STMicroelectronics S.A.

Inventor： Dray, Cyrille ,  Barasinski, Sébastien ,  Lasseuguette, Jean ,  Frey, Christophe ,  Fournel, Richard

IPC: G11C7/18 ,  G11C11/16 ,  G11C8/10

CPC classification number: G11C11/16

Abstract: L'invention concerne un dispositif de mémoire, comprenant au moins une ligne d'écriture segmentée (10) formée d'au moins un segment d'écriture, dotée de moyens de programmation (90), lesdits moyens de programmation (90) étant commandés par des moyens d'adressage de ligne (190) en mode écriture dudit dispositif de mémoire, pour programmer au moins une cellule mémoire (30) couplée à ladite ligne d'écriture segmentée, une ligne de bit de lecture (150) étant reliée à un circuit de lecture (110) pour lire le contenu de ladite cellule en mode lecture dudit dispositif de mémoire, caractérisé en ce que ladite ligne de bit de lecture coopère en mode écriture avec lesdits moyens d'adressage de ligne pour commander lesdits moyens de programmation de ladite ligne d'écriture segmentée.

Abstract translation: 存储器具有分段写入线（10），其中写入段具有编程单元（90）。 以写入模式由逻辑门（190）控制单元（90），以对耦合到线路（10）的存储单元（30）进行编程。 读取位线（150）连接到读取电路（110）以读取读取模式的单元的内容。 线（150）在写入模式下与门配合以控制单元（90）。 对于具有磁性随机存取存储器的集成电路，还包括独立权利要求。

公开(公告)号：EP1607979A3

公开(公告)日：2006-11-08

申请号：EP05291195.5

申请日：2005-06-03

Applicant: STMicroelectronics S.A.

Inventor： Dray, Cyrille ,  Barasinski, Sébastien ,  Lasseuguette, Jean ,  Frey, Christophe ,  Fournel, Richard

IPC: G11C7/18 ,  G11C11/16 ,  G11C8/10

CPC classification number: G11C11/16

Abstract: L'invention concerne un dispositif de mémoire, comprenant au moins une ligne d'écriture segmentée (10) formée d'au moins un segment d'écriture, dotée de moyens de programmation (90), lesdits moyens de programmation (90) étant commandés par des moyens d'adressage de ligne (190) en mode écriture dudit dispositif de mémoire, pour programmer au moins une cellule mémoire (30) couplée à ladite ligne d'écriture segmentée, une ligne de bit de lecture (150) étant reliée à un circuit de lecture (110) pour lire le contenu de ladite cellule en mode lecture dudit dispositif de mémoire, caractérisé en ce que ladite ligne de bit de lecture coopère en mode écriture avec lesdits moyens d'adressage de ligne pour commander lesdits moyens de programmation de ladite ligne d'écriture segmentée.