Abstract:
Un élément intégré de mémoire dynamique à accès aléatoire comprend deux cellules (C0, C1) pour le stockage de deux bits respectifs, une zone de source (102) et une zone de drain (103). Chaque cellule comprend un transistor à effet de champ ayant une grille (4, 14) et une portion intermédiaire (1, 11). Chaque transistor comprend en outre une source (2, 12), un drain (3, 13) et un canal (1c, 11c) disposés respectivement dans la zone de source, la zone de drain et la portion intermédiaire (1, 11). L'élément comprend une électrode de polarisation (24) disposée entre les portions intermédiaires (1, 11) respectives des deux transistors, l'électrode de polarisation étant couplée de façon capacitive avec la portion intermédiaire de chaque transistor.
Abstract:
L'invention concerne un dispositif, ainsi qu'un procédé de mise en oeuvre correspondant, de stockage d'informations à mémoires SRAM, alimenté par une tension VDD et comprenant: - une matrice de cellules de base organisées en colonnes de base, et - au moins une colonne miroir de cellules miroir, susceptibles de simuler le comportement des cellules d'une colonne de base, L'invention est caractérisée en ce que le dispositif comprend en outre : - Des moyens d'émulation, dans une colonne miroir, de la cellule la plus contraignante d'une colonne de base, - Des moyens de variation de la tension d'alimentation miroir (VDDMMOCK) de la colonne miroir, et - Des moyens pour recopier la tension d'alimentation miroir dans la colonne de base émulée.