公开(公告)号：WO2005055430A1

公开(公告)日：2005-06-16

申请号：PCT/EP2004/053172

申请日：2004-11-30

Applicant: THALES ,  GREMILLET, Patrick

Inventor： GREMILLET, Patrick

IPC: H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/1085 ,  H03M1/1215

Abstract: L'invention concerne un procédé de génération d'un signal numérique représentatif de l'erreur d'appariement entre les canaux d'un système de conversion analogique numérique à entrelacement temporel, un procédé de suppression des erreurs ainsi calculées et un système de conversion analogique numérique à entrelacement temporel l'utilisant. La présente invention propose une solution numérique moins complexe car ne nécessitant pas l'extraction des défauts du signal à la sortie du convertisseur. Elle permet de corriger les erreurs d'appariement par la création directe de signaux numériques représentatifs de ces erreurs, et leur soustraction du signal numérisé en sortie du système de conversion. Un objet de l'invention est un procédé de génération d'un signal numérique représentatif de l'erreur d'appariement entre les canaux d'un système de conversion analogique numérique à entrelacement temporel (CAN 10) comportant un convertisseur analogique numérique (CAN 1 , CAN 2 ,.... CAN N ) sur chaque canal. Ledit procédé comporte la détermination du spectre (11-12) dudit signal numérique en fonction de la réponse fréquentielle du système de conversion analogique numérique à entrelacement temporel (CAN 10) à au moins un signal de calibration analogique (IC).

Abstract translation: 本发明涉及一种产生数字信号的方法，该数字信号代表具有时间交织的模数转换系统的信道之间的匹配误差，消除如此计算的误差的方法和模数转换系统 与时间交错使用相同。 更具体地说，本发明涉及一种不太复杂的数字解决方案，因为它不需要在转换器的输出端提取信号故障。 本发明可用于通过直接创建代表所述错误的数字信号和从转换系统的输出数字化信号中减去它们来校正匹配误差。 具体地，本发明涉及一种产生代表具有时间交织（CAN 10）的模数转换系统的信道之间的匹配误差的数字信号的方法，包括模数转换器（ CAN1，CAN2，...，CANN）。 本发明的方法在于根据具有时间交织（CAN 10）的模数转换系统至少一个模拟校准信号（IC）的频率响应来确定所述数字信号的频谱（11-12） 。

公开(公告)号：WO2016107692A1

公开(公告)日：2016-07-07

申请号：PCT/EP2015/076895

申请日：2015-11-18

Applicant: THALES

Inventor： GREMILLET, Patrick ,  LEDAIN, Bernard

IPC: H05K1/02

CPC classification number: H01L23/60 ,  H01L23/053 ,  H01L23/3114 ,  H01L23/3677 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/49833 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H05K1/0243 ,  H05K3/3436 ,  H05K2201/0999 ,  H05K2201/10454 ,  Y02P70/613 ,  H01L2224/45099

Abstract: Boîtier, apte à encapsuler au moins un composant (2), formant une cavité fermée de type cage de Faraday ayant des parois latérales (4) reposant sur une base (3) surmontées d'un capot (5), caractérisé en ce qu'au moins une desdites parois latérales comporte des éléments de connexions électriques extérieurs reliées électriquement à l'intérieur de ladite cavité, lesdits éléments de connexions extérieures étant aptes à s'interconnecter avec un circuit extérieur (6) de sorte que ladite paroi latérale soit face audit circuit extérieur (6) lorsque lesdits éléments de connexions extérieures sont interconnectées avec ledit circuit.

Abstract translation: 本发明涉及一种能够封装至少一个组件（2）的壳体，形成法拉第笼式封闭空腔，并且具有搁置在基座（3）上的侧壁（4），并且其顶端 （5），其特征在于，所述侧壁中的至少一个包括电连接在所述空腔内的外部电连接元件，所述外部连接元件能够与外部电路（6）互连，使得所述侧壁面 所述外部电路（6）当所述外部连接元件互连到所述电路时。

公开(公告)号：WO2014184267A1

公开(公告)日：2014-11-20

申请号：PCT/EP2014/059890

申请日：2014-05-14

Applicant: THALES

Inventor： GREMILLET, Patrick

IPC: G11C27/02 ,  H03M1/12

CPC classification number: G11C27/024

Abstract: L'échantillonneur comportant une capacité de maintien (C H ) et fonctionnant selon une phase de suivi pendant laquelle la tension aux bornes de la capacité suit le signal d'entrée (Vin) et selon une phase de maintien pendant laquelle la capacité est isolée dudit signal d'entrée (Vin), il comporte en outre : - une paire différentielle composée d'un premier transistor Q1 et d'un deuxième transistor Q2 connectés en émetteurs communs, le collecteur du transistor Q2 étant connecté à la capacité de maintien (C H ), le signal d'entrée (Vin) étant appliqué sur la base du transistor Q1; - un troisième transistor Q3 dont la base est connectée au collecteur du transistor Q2 et l'émetteur est relié à la base du transistor Q2, le signal présent sur l'émetteur du transistor Q3 formant le signal de sortie (Vout) dudit échantillonneur-bloqueur; - une source de courant I (20) connectée au collecteur du transistor Q2; pendant la phase de suivi ladite paire différentielle Q1, Q2 étant alimentée par un courant 2l, le transistor Q2 étant chargé par ladite source de courant (20) et par la capacité de maintien (C H ), pendant la phase de maintien, le courant 2l alimentant la paire différentielle Q1, Q2 étant coupé et la capacité de maintien (C H ) étant chargée par deux courants opposés et de même valeur, égale au courant I de ladite source (20).

Abstract translation: 本发明涉及一种采样器，其包括保持电容器（CH），并且沿着跟踪阶段操作，在该阶段期间，电容器的端子处的电压遵循输入信号（Vin）并且沿着电容器绝缘期间的保持阶段 所述输入信号（Vin），并且还包括：由连接到公共发射器的第一晶体管Q1和第二晶体管Q2组成的差分对，晶体管Q2的集电极连接到保持电容器（CH）， 输入信号（Vin）施加到晶体管Q1的基极; 具有连接到晶体管Q2的集电极的基极的第三晶体管Q3和发射器连接到晶体管Q2的基极，晶体管Q3的发射器上存在的信号形成所述样品的输出信号（Vout） 并持有设备; 连接到晶体管Q2的集电极的电流源I（20） 在跟踪阶段，所述差动对Q1，Q2由电流（21）提供，晶体管Q2在保持阶段由所述电流源（20）和保持电容（CH）充电，电流（21） 向差分对Q1，Q2断电并且保持电容器（CH）被充电具有与所述源极（20）的电流I相同的相同值的两个相反的电流供电。

公开(公告)号：EP3241411A1

公开(公告)日：2017-11-08

申请号：EP15798383.4

申请日：2015-11-18

Applicant: Thales

Inventor： GREMILLET, Patrick ,  LEDAIN, Bernard

IPC: H05K1/02

CPC classification number: H01L23/60 ,  H01L23/053 ,  H01L23/3114 ,  H01L23/3677 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/49833 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H05K1/0243 ,  H05K3/3436 ,  H05K2201/0999 ,  H05K2201/10454 ,  Y02P70/613 ,  H01L2224/45099

Abstract: The invention relates to a housing that can encapsulate at least one component (2), forming a closed cavity of the Faraday cage type, and having side walls (4) that rest on a base (3) and on top of which an end plate (5) is mounted, characterised in that at least one of said side walls comprises outer electrical connection elements that are electrically connected inside said cavity, said outer connection elements being able to interconnect to an outer circuit (6) such that said side wall faces said outer circuit (6) when said outer connection elements are interconnected to said circuit.

公开(公告)号：EP2997577A1

公开(公告)日：2016-03-23

申请号：EP14726111.9

申请日：2014-05-14

Applicant: Thales

Inventor： GREMILLET, Patrick

IPC: G11C27/02 ,  H03M1/12

CPC classification number: G11C27/024

Abstract: The invention relates to a sampler which comprises a holding capacitor (C
H ) and is operated along a tracking phase during which the voltage at the terminals of the capacitor follows the input signal (V
in ) and along a holding phase during which the capacitor is insulated from said input signal (V
in ), and which further comprises: a differential pair consisting of a first transistor Q
1 and a second transistor Q
2 which are connected to common transmitters, the collector of the transistor Q
2 being connected to the holding capacitor (C
H ), the input signal (V
in ) being applied to the base of the transistor Q
1 ; a third transistor Q
3 having a base which is connected to the collector of the transistor Q
2 and the transmitter is connected to the base of the transistor Q
2 , the signal present on the transmitter of the transistor Q
3 forming the output signal (V
out ) of said sample-and-hold device; a current source I (20) connected to the collector of the transistor Q
2 ; during the tracking phase said differential pair Q
1 , Q
2 being supplied by a current (2l), the transistor Q
2 being charged by said current source (20) and by the holding capacitor (C
H ), during the holding phase, the current (2l) supplying power to the differential pair Q
1 , Q
2 being cut off and the holding capacitor (C
H ) being charged with two opposite currents having the same value, equal to the current I of said source (20).

公开(公告)号：EP3241411B1

公开(公告)日：2018-08-15

申请号：EP15798383.4

申请日：2015-11-18

Applicant: Thales

Inventor： GREMILLET, Patrick ,  LEDAIN, Bernard

IPC: H05K1/02

CPC classification number: H01L23/60 ,  H01L23/053 ,  H01L23/3114 ,  H01L23/3677 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/49833 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H05K1/0243 ,  H05K3/3436 ,  H05K2201/0999 ,  H05K2201/10454 ,  Y02P70/613 ,  H01L2224/45099

公开(公告)号：EP1782536B1

公开(公告)日：2008-12-31

申请号：EP04819697.6

申请日：2004-11-30

Applicant: THALES

Inventor： GREMILLET, Patrick

IPC: H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/1085 ,  H03M1/1215

Abstract: The invention relates to a method of generating a digital signal that is representative of the match error between the channels of an analogue-to-digital conversion system with time interleaving, a method of eliminating errors thus calculated and an analogue-to-digital conversion system with time interleaving using same. More specifically, the invention relates to a digital solution which is less complex in that it does not require the extraction of signal faults at the output of the converter. The invention can be used to correct match errors with the direct creation of digital signals that are representative of said errors and the subtraction thereof from the output digitised signal of the conversion system. In particular, the invention relates to a method of generating a digital signal that is representative of the match error between the channels of an analogue-to-digital conversion system with time interleaving (CAN 10), comprising an analogue-to-digital converter (CAN1, CAN2,..., CANN) on each channel. The inventive method consists in determining the spectrum (11-12) of said digital signal as a function of the frequency response from the analogue-to-digital conversion system with time interleaving (CAN 10) to at least one analogue calibration signal (IC).

公开(公告)号：EP1782536A1

公开(公告)日：2007-05-09

申请号：EP04819697.6

申请日：2004-11-30

Applicant: THALES

Inventor： GREMILLET, Patrick

IPC: H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/1085 ,  H03M1/1215

Abstract: The invention relates to a method of generating a digital signal that is representative of the match error between the channels of an analogue-to-digital conversion system with time interleaving, a method of eliminating errors thus calculated and an analogue-to-digital conversion system with time interleaving using same. More specifically, the invention relates to a digital solution which is less complex in that it does not require the extraction of signal faults at the output of the converter. The invention can be used to correct match errors with the direct creation of digital signals that are representative of said errors and the subtraction thereof from the output digitised signal of the conversion system. In particular, the invention relates to a method of generating a digital signal that is representative of the match error between the channels of an analogue-to-digital conversion system with time interleaving (CAN 10), comprising an analogue-to-digital converter (CAN1, CAN2,..., CANN) on each channel. The inventive method consists in determining the spectrum (11-12) of said digital signal as a function of the frequency response from the analogue-to-digital conversion system with time interleaving (CAN 10) to at least one analogue calibration signal (IC).