中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3 records (took 0.026 seconds)

    인터리빙 방식 아날로그-디지털 변환기들에서 블로커 신호들을 검출하기 위한 방법
    1.
    发明公开
    인터리빙 방식 아날로그-디지털 변환기들에서 블로커 신호들을 검출하기 위한 방법 审中-公开

    公开(公告)号：KR20200136457A

    公开(公告)日：2020-12-07

    申请号：KR20207030664

    申请日：2019-03-26

    Applicant: XILINX INC

    Inventor： FARLEY BRENDAN ,  ERDMANN CHRISTOPHE ,  MCGRATH JOHN E ,  VAZ BRUNO MIGUEL

    IPC: H03M1/12 ,  H03M1/06 ,  H03M1/08 ,  H03M1/10

    Abstract: 시간스큐조정회로(800)는인터리빙방식 ADC(210)의복수의채널들(CH1-CH4)로부터입력신호(201)의일련의샘플들(V(t))을수신하기위한입력을포함한다. 제1 뺄셈기(802)는수신된일련의샘플들(V(t))에서연속샘플들(V(t), V(t+1)) 간의거리들(ΔV)을계산하고, 복수의평균회로들(8300-8304)은인터리빙방식 ADC(210)의각각의쌍의채널들(CH1-CH2, CH2-CH3, CH3-CH4, CH4-CH1)로부터의연속샘플들(|ΔVt1-t2|, |ΔVt2-t3|, |ΔVt3-t4|, |ΔVt4-t1|) 간의거리의평균에각각대응하는복수의제1 평균거리들(μ(ΔVt1-t2), μ(ΔVt2-t3), μ(ΔVt3-t4), μ(ΔVt4-t1))을계산한다. 시간스큐검출회로(802, 803, 804, 810, 820, 830)는제1 평균거리들(μ(ΔVt1-t2), μ(ΔVt2-t3), μ(ΔVt3-t4), μ(ΔVt4-t1)) 각각을복수의채널들(μ(ΔV))로부터의연속샘플들간의거리들의평균과비교함으로써각각의쌍들의채널들(CH1-CH2, CH2-CH3, CH3-CH4, CH4-CH1) 사이의각각의시간스큐들(α(-Δt1+Δt2), α(-Δt2+Δt3), α(-Δt3+Δt4), α(-Δt4+Δt1))을계산한다. 발산제어회로(840)는입력신호(201)와연관된나이퀴스트구역(NZ_Select) 및제1 평균거리들(μ(ΔVt1-t2), μ(ΔVt2-t3), μ(ΔVt3-t4), μ(ΔVt4-t1))에적어도부분적으로기초하여시간스큐들(α(-Δt1+Δt2), α(-Δt2+Δt3), α(-Δt3+Δt4), α(-Δt4+Δt1))의정확도를결정한다.

    NOISE ATTENUATION WALL
    3.
    发明申请
    NOISE ATTENUATION WALL 审中-公开
    噪声衰减墙

    公开(公告)号：WO2014051894A3

    公开(公告)日：2014-09-18

    申请号：PCT/US2013055993

    申请日：2013-08-21

    Applicant: XILINX INC

    Inventor： ERDMANN CHRISTOPHE ,  CULLEN EDWARD ,  LOWNEY DONNACHA

    IPC: H01L23/498 ,  H01L23/552

    CPC classification number: H01L23/49827 ,  H01L23/5384 ,  H01L23/552 ,  H01L23/66 ,  H01L24/16 ,  H01L25/0655 ,  H01L2223/6622 ,  H01L2224/16225 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311

    Abstract: An embodiment of an apparatus is disclosed. For this embodiment of the apparatus, an interposer (203) has first vias (211). First interconnects (205) and second interconnects (206) respectively are coupled on opposite surfaces of the interposer (203). A first portion of the first interconnects (205) and a second portion of the first interconnects (205) are spaced apart from one another defining an isolation region (220) between them. A substrate (204) has second vias (212). Third interconnects (207) and the second interconnects (206) are respectively coupled on opposite surfaces of the package substrate (204). A first portion of the first vias (211) and a first portion of the second vias (212) are both in the isolation region (220) and are coupled to one another with a first portion of the second interconnects (206).

    Abstract translation: 公开了一种装置的实施例。 对于该装置的该实施例，插入器（203）具有第一通孔（211）。 第一互连（205）和第二互连（206）分别耦合在插入器（203）的相对表面上。 第一互连（205）的第一部分和第一互连（205）的第二部分彼此间隔开，在它们之间限定隔离区域（220）。 衬底（204）具有第二通孔（212）。 第三互连（207）和第二互连（206）分别耦合在封装衬底（204）的相对表面上。 第一通孔（211）的第一部分和第二通孔（212）的第一部分都在隔离区域（220）中并且用第二互连件（206）的第一部分彼此耦合。

Patent Agency Ranking