公开(公告)号：CN108063139A

公开(公告)日：2018-05-22

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

CPC classification number: H01L27/0629 ,  H01L21/32139 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/53295 ,  H01L28/20 ,  H01L29/0696

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。

公开(公告)号：CN116264231A

公开(公告)日：2023-06-16

申请号：CN202211566542.6

申请日：2022-12-07

Applicant: 三星电子株式会社

Inventor： 郑润永 ,  裵德汉 ,  朴柱勋 ,  李宥利 ,  洪秀姸

IPC: H01L27/092 ,  H01L23/48 ,  H01L21/8238

Abstract: 一种集成电路器件，包括：衬底，包括器件区和场区；有源区，在器件区中沿第一方向延伸；第一栅结构，在器件区和场区中沿与第一方向相交的第二方向延伸；第二栅结构，在第一方向上与第一栅结构间隔开；第一栅接触部，在器件区中设置在第一栅结构上；以及第二栅接触部，在场区中设置在第二栅结构上，其中，第一栅接触部和第二栅接触部设置在比第一栅结构的上端低的水平处，并且其中，第一栅接触部的第一最小宽度和第二栅接触部的第二最小宽度彼此不同。

公开(公告)号：CN109768043B

公开(公告)日：2023-06-16

申请号：CN201811324302.9

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 裵德汉 ,  罗炫旭 ,  李炯宗 ,  朴柱勋

IPC: H10B10/00 ,  H01L27/092

Abstract: 一种半导体器件包括：基板，包括有源图案；器件隔离层，填充一对相邻的有源图案之间的沟槽；栅极电极，在有源图案上；以及栅极接触，在栅极电极上。每个有源图案包括在栅极电极的相反两侧的源极/漏极图案。栅极接触包括第一部分以及第二部分，第一部分与栅极电极竖直地交叠，第二部分从第一部分横向地延伸以使得第二部分与器件隔离层竖直交叠而不与栅极电极竖直交叠。第二部分的底表面相对于第一部分的底表面在基板的远端。第二部分的底表面相对于邻近第二部分的源极/漏极图案的顶部在基板的远端。

公开(公告)号：CN106057808B

公开(公告)日：2022-01-04

申请号：CN201610223619.8

申请日：2016-04-12

Applicant: 三星电子株式会社

Inventor： 朴秀蕙 ,  金伦楷 ,  裵德汉 ,  张在兰 ,  全辉璨

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：设置有有源图案的衬底；横过有源图案延伸的栅电极；分别设置于栅电极之间的有源图案的上部中的源极/漏极区域；以及设置在栅电极之间并且分别电连接至源极/漏极区域的第一接触和第二接触。第一接触和第二接触以其接触中心线与相应的栅中心线间隔开第一和第二距离的方式设置。第一距离不同于第二距离。

公开(公告)号：CN113782515A

公开(公告)日：2021-12-10

申请号：CN202110397525.3

申请日：2021-04-13

Applicant: 三星电子株式会社

Inventor： 裵德汉 ,  金盛民 ,  朴柱勋 ,  李留利 ,  郑润永 ,  洪秀妍

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 集成电路器件可以包括：鳍型有源区，在衬底上在第一水平方向上延伸；栅极线，在所述鳍型有源区上在第二水平方向上延伸；源/漏区，在所述鳍型有源区上并且与所述栅极线相邻；以及源/漏接触图案，连接到所述源/漏区。所述源/漏接触图案可以包括：第一部分和第二部分，所述第一部分具有第一高度，并且所述第二部分具有小于所述第一高度的第二高度。所述源/漏接触图案可以包括：金属插塞，在所述第一部分和所述第二部分中；以及导电阻挡膜，在所述第一部分和所述第二部分中在所述金属插塞的侧壁上。所述第二部分中的导电阻挡膜的第一顶表面低于所述第二部分中的金属插塞的顶表面。

公开(公告)号：CN105280494B

公开(公告)日：2020-04-28

申请号：CN201510395337.1

申请日：2015-07-07

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  宋炫升 ,  河承锡

IPC: H01L21/335 ,  H01L29/06

Abstract: 本公开的实施方式涉及一种制造包括场效应晶体管的具有改善的电特性半导体器件。根据本公开的实施方式，自对准接触插塞可以利用设置在栅部分上的金属硬掩模部分有效地形成。另外，用于形成自对准接触插塞的光致抗蚀剂掩模的工艺裕度可以通过利用金属硬掩模部分而得以改善。

公开(公告)号：CN110828457B

公开(公告)日：2025-02-18

申请号：CN201910747076.3

申请日：2019-08-13

Applicant: 三星电子株式会社

Inventor： 裵德汉 ,  金辰昱

IPC: H10D84/83 ,  H10D84/03

Abstract: 提供了一种半导体器件及其制造方法。根据示例实施例，该半导体器件包括：衬底，具有有源区；有源区上的栅结构，所述栅结构包括栅介电层和栅电极层，所述栅电极层具有倒圆的上拐角；和栅结构的侧表面上的栅隔墙层，所述栅隔墙层的上表面在比栅电极层的上表面低的高度处。

公开(公告)号：CN109786378B

公开(公告)日：2023-12-05

申请号：CN201811337662.2

申请日：2018-11-12

Applicant: 三星电子株式会社

Inventor： 裵德汉 ,  金商瑛 ,  柳炳赞 ,  俞宗昊 ,  D-U.全

IPC: H01L27/088

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：基板，具有在第一方向上延伸的鳍型有源区域；栅极结构，在基板上与鳍型有源区域交叉并在垂直于第一方向且平行于基板的上表面的第二方向上延伸；引导图案，在第二方向上在栅极结构上延伸，并具有在第二方向上延伸的倾斜侧表面；源极/漏极区域，设置在栅极结构的两侧；以及第一接触，电连接到源极/漏极区域之一，并且第一接触的上部接触引导图案的倾斜侧表面。引导图案的上部在第一方向上的宽度小于引导图案的下部在第一方向上的宽度。

公开(公告)号：CN108063139B

公开(公告)日：2023-08-08

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。

公开(公告)号：CN109768043A

公开(公告)日：2019-05-17

申请号：CN201811324302.9

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 裵德汉 ,  罗炫旭 ,  李炯宗 ,  朴柱勋

IPC: H01L27/11 ,  H01L27/092

Abstract: 一种半导体器件包括：基板，包括有源图案；器件隔离层，填充一对相邻的有源图案之间的沟槽；栅极电极，在有源图案上；以及栅极接触，在栅极电极上。每个有源图案包括在栅极电极的相反两侧的源极/漏极图案。栅极接触包括第一部分以及第二部分，第一部分与栅极电极竖直地交叠，第二部分从第一部分横向地延伸以使得第二部分与器件隔离层竖直交叠而不与栅极电极竖直交叠。第二部分的底表面相对于第一部分的底表面在基板的远端。第二部分的底表面相对于邻近第二部分的源极/漏极图案的顶部在基板的远端。