-
公开(公告)号：CN112838096A
公开(公告)日：2021-05-25
申请号：CN202011308644.9
申请日：2020-11-20
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 本发明涉及三维半导体存储器件及其制造方法。该三维半导体存储器件可以被提供，其包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。该保护图案可以处于比电极中的最下面一个的水平低的水平处。
-
公开(公告)号：CN109427794B
公开(公告)日：2024-03-15
申请号：CN201810940714.9
申请日：2018-08-17
Applicant: 三星电子株式会社
Abstract: 提供一种包括绝缘覆盖结构的半导体器件及其形成方法。该半导体器件可以包括：在衬底上垂直层叠的多个栅电极；绝缘覆盖结构，其位于所述多个栅电极上。所述绝缘覆盖结构可以包括第一上表面和第二上表面。所述第一上表面和所述衬底之间的第一距离可以大于所述第二上表面和衬底之间的第二距离。所述第一上表面可以不与所述第二上表面重叠。该半导体器件可以包括存储单元垂直结构，其穿过所述第一上表面、所述多个栅电极和所述绝缘覆盖结构。所述存储单元垂直结构可以与所述第二上表面间隔开。该半导体器件可以包括位线，其与所述存储单元垂直结构电连接。
-
公开(公告)号：CN114613780A
公开(公告)日：2022-06-10
申请号：CN202111383294.7
申请日：2021-11-22
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11568 , H01L27/11573
Abstract: 提供了一种半导体器件、一种制造其的方法和一种包括其的电子系统。所述半导体器件包括：基底，包括单元阵列区域和键区域；堆叠结构，位于单元阵列区域上且包括竖直地堆叠的电极；虚设结构，位于键区域上；垂直沟道结构，穿透堆叠结构以连接基底；虚设柱，穿透第一虚设结构；层间电介质层，位于堆叠结构和虚设结构上，其中，位于虚设结构上的层间电介质层的上部包括与虚设柱竖直地叠置的键图案；以及覆盖层，位于键区域上并覆盖键图案。
-
公开(公告)号：CN114914244A
公开(公告)日：2022-08-16
申请号：CN202111219025.7
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括在基底上的具有单元阵列区域、单元接触区域和虚设区域的上级层。上级层包括：半导体层；单元阵列结构，包括在单元阵列区域的半导体层上顺序堆叠的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构包括堆叠的电极；第一阶梯结构，位于单元接触区域的半导体层上，电极从单元阵列结构延伸到第一阶梯结构中，使得单元阵列结构连接到第一阶梯结构；竖直沟道结构，穿透单元阵列结构；虚设结构，位于虚设区域中，虚设结构与第二堆叠结构处于同一水平，虚设结构包括堆叠的第一层；以及单元接触插塞，设置在单元接触区域中，并且连接到第一阶梯结构。
-
Patent Agency Ranking
公开(公告)号：CN113990879A
公开(公告)日：2022-01-28
申请号：CN202110570456.1
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/1157
Abstract: 公开了一种集成电路装置。所述集成电路装置包括位于基底上的非易失性存储器单元的垂直堆叠件，该垂直堆叠件被构造为存储器单元的垂直NAND串。非易失性存储器单元的这种垂直堆叠件包括通过对应的电绝缘层彼此间隔开的多个栅极图案。虚设模制结构也设置在基底上。虚设模制结构包括具有通过对应的电绝缘层彼此间隔开的牺牲层的垂直堆叠件。设置了绝缘图案，绝缘图案填充具有牺牲层的垂直堆叠件中的牺牲层中的第一牺牲层的凹陷形状的凹进。该绝缘图案具有与所述牺牲层中的第一牺牲层的上表面共面的上表面。
-
公开(公告)号：CN112786616A
公开(公告)日：2021-05-11
申请号：CN202011183633.2
申请日：2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L21/3105 , H01L21/311
Abstract: 提供了半导体装置及其形成方法。该方法可包括形成层叠结构，该层叠结构可包括层叠区域和阶梯区域并且可包括交替地层叠的第一层和第二层。第二层可在阶梯区域中具有阶梯形状，并且阶梯区域可包括至少一个平坦区域和至少一个倾斜阶梯区域。该方法还可包括形成覆盖层叠结构的封盖绝缘层。该封盖绝缘层可包括具有第一上表面的第一封盖区域以及具有在比第一上表面低的水平处的第二上表面的第二封盖区域。该方法还可包括将封盖绝缘层图案化以形成多个突起，然后将封盖绝缘层平坦化，多个突起中的至少一个与阶梯区域交叠。
-
公开(公告)号：CN115497947A
公开(公告)日：2022-12-20
申请号：CN202210664194.X
申请日：2022-06-13
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L25/18
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：衬底；第一堆叠结构，所述第一堆叠结构包括位于所述衬底上的第一栅电极；以及第二堆叠结构，所述第二堆叠结构位于所述第一堆叠结构上；其中，所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域，所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分，所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状，所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状，并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。
-
公开(公告)号：CN113764428A
公开(公告)日：2021-12-07
申请号：CN202110593717.1
申请日：2021-05-28
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了一种包括竖直存储器装置的集成电路装置。该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一单元堆叠结构和位于第一单元堆叠结构上的第二单元堆叠结构，第一单元堆叠结构和第二单元堆叠结构均包括交替地堆叠在衬底上的多个绝缘层和多个字线结构；以及虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。
-
公开(公告)号：CN109427794A
公开(公告)日：2019-03-05
申请号：CN201810940714.9
申请日：2018-08-17
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11556 , H01L27/11568 , H01L27/11573 , H01L27/11582 , H01L21/48 , H01L23/48
Abstract: 提供一种包括绝缘覆盖结构的半导体器件及其形成方法。该半导体器件可以包括：在衬底上垂直层叠的多个栅电极；绝缘覆盖结构，其位于所述多个栅电极上。所述绝缘覆盖结构可以包括第一上表面和第二上表面。所述第一上表面和所述衬底之间的第一距离可以大于所述第二上表面和衬底之间的第二距离。所述第一上表面可以不与所述第二上表面重叠。该半导体器件可以包括存储单元垂直结构，其穿过所述第一上表面、所述多个栅电极和所述绝缘覆盖结构。所述存储单元垂直结构可以与所述第二上表面间隔开。该半导体器件可以包括位线，其与所述存储单元垂直结构电连接。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
