公开(公告)号：CN108028185B

公开(公告)日：2022-04-01

申请号：CN201680052727.1

申请日：2016-08-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  伊东洋典 ,  寺尾岳见 ,  神原健司 ,  西口太郎

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20

Abstract: 一种碳化硅外延基板，所述碳化硅外延基板包含碳化硅单晶基板和碳化硅层。所述碳化硅单晶基板具有第一主表面。所述碳化硅层在所述第一主表面上。所述碳化硅层包含在其与所述碳化硅单晶基板接触的表面的相反侧的第二主表面。所述第二主表面具有100mm以上的最大直径。所述第二主表面包括从所述第二主表面的外缘起算3mm以内的外周区域和由所述外周区域包围的中心区域。所述中心区域具有75ppm以下的雾度。

公开(公告)号：CN108463581B

公开(公告)日：2021-04-09

申请号：CN201680078826.7

申请日：2016-10-11

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  堀勉 ,  西口太郎

IPC: H01L21/205 ,  C30B29/36 ,  C23C16/42 ,  C30B25/20

Abstract: 一种碳化硅外延基板，其包括碳化硅单晶基板和碳化硅层。在平行于中心区域的方向上，所述碳化硅层的载流子浓度的标准偏差相对于所述碳化硅层的载流子浓度的平均值的比率小于5％。所述载流子浓度的平均值为1×1014cm‑3以上且5×1016cm‑3以下。在平行于中心区域的方向上，所述碳化硅层的厚度的标准偏差相对于所述碳化硅层的厚度的平均值的比率小于5％。所述中心区域具有1nm以下的算术平均粗糙度(Sa)。所述中心区域具有50以下的雾度。

公开(公告)号：CN107068732B

公开(公告)日：2020-09-18

申请号：CN201611177191.4

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10，所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN107109693B

公开(公告)日：2019-08-09

申请号：CN201580061654.8

申请日：2015-05-21

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  玄番润

IPC: C30B29/36 ,  C23C16/02 ,  C23C16/42 ,  C30B25/14 ,  H01L21/205

Abstract: 一种碳化硅外延基板的制造方法，所述方法包括：准备碳化硅单晶基板的步骤(S101)；将碳化硅单晶基板放置在成膜装置的腔室内并降低腔室内的压力的步骤(S102)；将腔室内的温度升高到第一温度的步骤(S103)；将氢气引入到腔室内而调节腔室内的压力的步骤(S104)；将烃气体引入到腔室内的步骤(S105)；在保持腔室内的调节后的压力和氢气的流量并引入烃气体的状态下，将腔室内的温度升高到第二温度并将温度在第二温度下保持预定时间的基板改性步骤(S106)；和通过在保持第二温度的状态下将硅烷气体引入到腔室内而在碳化硅单晶基板上生长外延层的步骤(S107)。

公开(公告)号：CN108028185A

公开(公告)日：2018-05-11

申请号：CN201680052727.1

申请日：2016-08-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  伊东洋典 ,  寺尾岳见 ,  神原健司 ,  西口太郎

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20

CPC classification number: C23C16/42 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0262

Abstract: 一种碳化硅外延基板，所述碳化硅外延基板包含碳化硅单晶基板和碳化硅层。所述碳化硅单晶基板具有第一主表面。所述碳化硅层在所述第一主表面上。所述碳化硅层包含在其与所述碳化硅单晶基板接触的表面的相反侧的第二主表面。所述第二主表面具有100mm以上的最大直径。所述第二主表面包括从所述第二主表面的外缘起算3mm以内的外周区域和由所述外周区域包围的中心区域。所述中心区域具有75ppm以下的雾度。

公开(公告)号：CN107924823A

公开(公告)日：2018-04-17

申请号：CN201680049960.4

申请日：2016-08-02

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  土井秀之 ,  伊东洋典

IPC: H01L21/205 ,  C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: C30B25/08 ,  C30B25/165 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/2053 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/78

Abstract: 在形成碳化硅层的步骤中，当X轴代表以百分比表示通过将硅烷的流量除以氢气的流量而获得的值的第一值且Y轴代表以sccm表示氨气的流量的第二值时，所述第一值和所述第二值落在由XY平面坐标中的第一坐标、第二坐标、第三坐标和第四坐标包围的四边形区域内。所述第一坐标为(0.05，6.5×10-4)。所述第二坐标为(0.05，4.5×10-3)。所述第三坐标为(0.22，1.2×10-2)。所述第四坐标为(0.22，1.3×10-1)。在所述形成碳化硅层的步骤之后，所述碳化硅层的载流子浓度的平均值为1×1015cm-3以上且2×1016cm-3以下。

公开(公告)号：CN104185901B

公开(公告)日：2017-09-26

申请号：CN201380014966.4

申请日：2013-04-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L27/088 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 半导体器件(1)包括衬底(10)、栅极绝缘膜(20)以及栅电极(30)。衬底(10)是由化合物半导体制成并且具有多个第一凹部(17)，所述多个第一凹部中的每一个在其一个主表面(10A)处开口并且具有第一侧壁表面(17A)。栅极绝缘膜(20)被设置为接触第一侧壁表面(17A)的顶部。栅电极(30)被设置为接触栅极绝缘膜(20)的顶部。衬底(10)包括：第一导电类型的源极区(15)，当在沿着厚度方向的横截面中看时，该源极区(15)被设置为将第一凹部(17)夹在中间并且彼此面对；和第二导电类型的体区(14)，该体区(14)具被设置为将第一凹部(17)夹在中间的情况并且彼此面对。在介于被第一凹部(17)和与第一凹部(17)相邻的另一第一凹部(17)夹在中间的区域中，彼此面对的源极区(15)的部分被彼此连接。因此，能够提供允许单元的尺寸减小的半导体器件(1)。

公开(公告)号：CN107109693A

公开(公告)日：2017-08-29

申请号：CN201580061654.8

申请日：2015-05-21

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  玄番润

IPC: C30B29/36 ,  C23C16/02 ,  C23C16/42 ,  C30B25/14 ,  H01L21/205

Abstract: 一种碳化硅外延基板的制造方法，所述方法包括：准备碳化硅单晶基板的步骤(S101)；将碳化硅单晶基板放置在成膜装置的腔室内并降低腔室内的压力的步骤(S102)；将腔室内的温度升高到第一温度的步骤(S103)；将氢气引入到腔室内而调节腔室内的压力的步骤(S104)；将烃气体引入到腔室内的步骤(S105)；在保持腔室内的调节后的压力和氢气的流量并引入烃气体的状态下，将腔室内的温度升高到第二温度并将温度在第二温度下保持预定时间的基板改性步骤(S106)；和通过在保持第二温度的状态下将硅烷气体引入到腔室内而在碳化硅单晶基板上生长外延层的步骤(S107)。

公开(公告)号：CN106796886A

公开(公告)日：2017-05-31

申请号：CN201580046055.9

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透 ,  堀井拓 ,  内田光亮

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

公开(公告)号：CN106715767A

公开(公告)日：2017-05-24

申请号：CN201580053722.6

申请日：2015-08-18

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  和田圭司 ,  玄番润 ,  伊东洋典 ,  土井秀之 ,  平塚健二

IPC: C30B29/36 ,  C30B25/20 ,  H01L21/20

CPC classification number: H01L29/1608 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/02658 ,  H01L29/34

Abstract: 碳化硅外延基板(100)包含：碳化硅单晶基板(10)；和在碳化硅单晶基板(10)上的外延层(20)。碳化硅单晶基板(10)具有100mm以上的直径。外延层(20)具有10μm以上的厚度。外延层(20)具有1×1014cm‑3以上且1×1016cm‑3以下的载流子浓度。外延层(20)的面内的载流子浓度的标准偏差对所述面内的载流子浓度的平均值的比率为10％以下。外延层(20)具有主表面(21)。主表面(21)在三维表面粗糙度测量中具有0.3nm以下的算术平均粗糙度Sa。在主表面(21)中，源于贯通螺旋位错的凹坑的面密度为1000个cm‑2以下。凹坑(2)各自具有自主表面(21)起算8nm以上的最大深度。