公开(公告)号：CN117501418A

公开(公告)日：2024-02-02

申请号：CN202280043121.7

申请日：2022-04-01

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克

IPC: H01L21/311

Abstract: 本发明的实施例大体上涉及制造电子器件，诸如存储器器件。在一个或多个实施例中，形成器件的方法包括在基板上形成膜堆叠，其中膜堆叠含有多个氧化物层与氮化物层交替层且具有堆叠厚度，及将膜堆叠蚀刻至第一深度以在多个结构之间形成多个开口。此方法包括在结构的侧壁与底部上沉积含有非晶硅的蚀刻保护衬里，至少从开口的底部移除蚀刻保护衬里，通过蚀刻开口中的膜堆叠来形成多个孔洞，以进一步将开口的每个底部延伸至孔洞的第二深度，及从侧壁移除蚀刻保护衬里。

公开(公告)号：CN117413343A

公开(公告)日：2024-01-16

申请号：CN202280037885.5

申请日：2022-04-18

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克

IPC: H01L21/02

Abstract: 半导体处理的示例性方法可包括：将含硅前驱物和含碳前驱物提供至半导体处理腔室的处理区域。含碳前驱物可由碳‑碳双键或碳‑碳三键表征。可将基板设置在半导体处理腔室的处理区域内。所述方法可包括：将含硼前驱物提供至半导体处理腔室的处理区域。所述方法可包括：在高于约250℃的温度下，使含硅前驱物、含碳前驱物和含硼前驱物进行热反应。所述方法可包括：在基板上形成含硅和碳层。

公开(公告)号：CN116848617A

公开(公告)日：2023-10-03

申请号：CN202280013114.2

申请日：2022-01-05

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克 ,  N·K·英格尔

IPC: H01L21/02

Abstract: 半导体处理的示例性方法可包括向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。基板可设置在半导体处理腔室的处理区域内。所述方法可包括生成含硼和碳和氮的前驱物的电容耦合等离子体。所述方法可包括在基板上形成含硼和碳和氮的层。所述含硼和碳和氮的层可由低于3.5或约为3.5的介电常数表征。

公开(公告)号：CN116348999A

公开(公告)日：2023-06-27

申请号：CN202180071054.5

申请日：2021-10-15

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克

IPC: H01L21/67

Abstract: 描述了用碳间隙填充来填充基板特征同时留有孔隙的方法。所述方法包括以下步骤：使工艺气体流入高密度等离子体化学气相沉积(HDP‑CVD)腔室，所述腔室容纳具有至少一个特征的基板，工艺气体包含烃反应物；生成等离子体；以及沉积碳膜。

公开(公告)号：CN118103959A

公开(公告)日：2024-05-28

申请号：CN202280068200.3

申请日：2022-08-18

Applicant: 应用材料公司

Inventor： B·J·布扬 ,  沈泽清 ,  S·S·罗伊 ,  A·B·玛里克

IPC: H01L21/311 ,  H10B41/20 ,  H10B43/20

Abstract: 半导体处理的示例性方法可包括部分地穿过介电材料蚀刻一个或多个特征以暴露来自在基板上形成的一个或多个层对的材料。方法可包括在完全穿透介电材料之前以及从在所述基板上形成的所有层对暴露材料之前中止蚀刻。方法可包括在来自具有暴露材料的一个或多个层对中的每一者的暴露材料上形成含碳材料层。方法可包括完全穿过介电材料蚀刻一个或多个特征以暴露在基板上形成的每个剩余层对的材料。

公开(公告)号：CN115362528A

公开(公告)日：2022-11-18

申请号：CN202180024620.7

申请日：2021-02-11

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克 ,  N·K·英格尔

IPC: H01L21/02 ,  C23C16/40 ,  C23C16/56 ,  C23C16/50

Abstract: 本文公开无氢(低H)二氧化硅层。一些实施例提供用于使用无氢的硅前驱物和无氢的氧源来形成低H层的方法。一些实施例提供用于调节低H二氧化硅膜的应力轮廓的方法。进一步，本公开内容的一些实施例提供在退火之后展现减少的堆叠弓曲的氧化物氮化物堆叠。

公开(公告)号：CN119948598A

公开(公告)日：2025-05-06

申请号：CN202380069399.6

申请日：2023-09-19

Applicant: 应用材料公司

Inventor： 沈泽清 ,  S·S·罗伊 ,  A·B·玛里克 ,  王新科 ,  冀翔 ,  P·P·杰哈

IPC: H01L21/02 ,  H01J37/32

Abstract: 本发明技术的实施方式涉及半导体处理方法，所述半导体处理方法包括提供结构化半导体基板，所述基板包括具有底表面及顶表面的沟槽。所述方法进一步包括在沟槽的底表面上沉积含硅材料的一部分至少一个沉积周期，其中每一沉积周期包括：在沟槽的底表面和顶表面上沉积含硅材料的所述部分；在沟槽的底表面上的含硅材料上沉积含碳掩模层，其中所述含碳掩模层不形成在沟槽的顶表面上；从沟槽的顶表面移除所述含硅材料的所述部分；以及从沟槽的底表面上的含硅材料移除含碳掩模层，其中所沉积的含硅材料保留在沟槽的底表面上。

公开(公告)号：CN119317998A

公开(公告)日：2025-01-14

申请号：CN202380045258.0

申请日：2023-06-13

Applicant: 应用材料公司

Inventor： 王新科 ,  沈泽清 ,  苏米特·辛格·罗伊 ,  阿卜希吉特·巴苏·马尔利克 ,  巴斯卡尔·乔蒂·布雅 ,  唐杰丛 ,  约翰·苏迪约诺 ,  马克·萨利

IPC: H01L21/02 ,  H01L21/027 ,  H01L21/033

Abstract: 描述了沉积保形含碳间隔件层的方法。示例性处理方法可包括使第一前驱物在经图案化表面及基板之上流动以在结构上形成初始含碳膜的第一部分。方法可包括自基板移除第一前驱物流出物。可接着使第二前驱物在基板之上流动以与初始含碳膜的第一部分反应。方法可包括自基板移除第二前驱物流出物。方法可包括蚀刻基板以移除含碳膜的一部分并暴露经图案化表面的顶表面且在经图案化表面之间暴露基板。经图案化表面可为EUV光刻胶图案，且含碳膜可形成在侧壁上并充当间隔件以减小临界尺寸(CD)。含碳膜可为纳米结构的侧壁充当蚀刻保护层或抗蚀刻层。当不执行蚀刻时，含碳膜可充当衬里材料。

公开(公告)号：CN118077030A

公开(公告)日：2024-05-24

申请号：CN202280068199.4

申请日：2022-09-12

Applicant: 应用材料公司

Inventor： 沈泽清 ,  S·S·罗伊 ,  A·B·玛里克

IPC: H01L21/02 ,  H01L21/768 ,  C23C16/34 ,  C23C16/505

Abstract: 示例性半导体处理方法可包括将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区。基板可设置在半导体处理腔室的处理区内。方法可包括在处理区中形成含硼前驱物和含氮前驱物的等离子体。基板的温度可维持在小于或约500℃。方法可包括在基板上形成材料层。材料层可包括六方氮化硼。方法包括在基板上形成材料层达第一时段之后，中止含硼前驱物的递送。方法可包括维持含氮前驱物的流动达第二时段，以及在维持含氮前驱物的流动的同时增加等离子体功率。

公开(公告)号：CN116507756A

公开(公告)日：2023-07-28

申请号：CN202180071902.2

申请日：2021-10-15

Applicant: 应用材料公司

Inventor： 沈泽清 ,  戚波 ,  A·B·玛里克

IPC: C23C16/40

Abstract: 描述了在基板上沉积含硅膜的方法。所述方法包括将处理腔室加热至大于或等于200℃的温度；将处理腔室维持在小于或等于300托的压力；将硅前驱物与氧化亚氮(N2O)共同流入处理腔室；以及在基板上沉积共形含硅膜。含硅膜具有在从约3.8至约4.0的范围内的介电常数(k值)，具有在1mA/cm2的漏电流下的大于8MV/cm的击穿电压，并且具有在2MV/cm下的小于1nA/cm2的漏电流。