公开(公告)号：CN101189717B

公开(公告)日：2011-06-15

申请号：CN200680019714.0

申请日：2006-11-28

Applicant: 日本CMK株式会社 ,  株式会社瑞萨东日本半导体

Inventor： 吉野裕 ,  白井孝浩 ,  上远野臣司 ,  川本峰雄 ,  榎本实 ,  后藤正克 ,  荒木诚 ,  户田直树

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/5389 ,  H01L25/105 ,  H01L2224/16237 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/82039 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12044 ,  H01L2924/3011 ,  H05K1/023 ,  H05K1/186 ,  H05K3/4602 ,  H05K3/4623 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/10674 ,  Y10T29/49146 ,  H01L2924/00014

Abstract: 本发明提供不受封装材料填充不够或填充过多所产生的恶劣影响、与上层的布线基板的密封性好的内装半导体元件的印刷布线板。内装半导体元件的印刷布线板，用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面，同时在该半导体元件的侧方及上方形成绝缘层，内装半导体元件的印刷布线板的制造方法，具有以下工序：在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序；在前述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序；以及在前述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。

公开(公告)号：CN101189717A

公开(公告)日：2008-05-28

申请号：CN200680019714.0

申请日：2006-11-28

Applicant: 日本CMK株式会社 ,  株式会社瑞萨东日本半导体

Inventor： 吉野裕 ,  白井孝浩 ,  上远野臣司 ,  川本峰雄 ,  榎本实 ,  后藤正克 ,  荒木诚 ,  户田直树

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H01L23/5389 ,  H01L25/105 ,  H01L2224/16237 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/82039 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12044 ,  H01L2924/3011 ,  H05K1/023 ,  H05K1/186 ,  H05K3/4602 ,  H05K3/4623 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/10674 ,  Y10T29/49146 ,  H01L2924/00014

Abstract: 本发明提供不受封装材料填充不够或填充过多所产生的恶劣影响、与上层的布线基板的密封性好的内装半导体元件的印刷布线板。内装半导体元件的印刷布线板，用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面，同时在该半导体元件的侧方及上方形成绝缘层，内装半导体元件的印刷布线板的制造方法，具有以下工序：在衬底基板上安装半导体元件，并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序；在前述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序；以及在前述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。