公开(公告)号：CN100552813C

公开(公告)日：2009-10-21

申请号：CN200410028789.8

申请日：2004-03-18

Applicant: 松下电器产业株式会社

Inventor： 白滨政则 ,  县政志

IPC: G11C11/34

CPC classification number: G11C5/025 ,  G11C11/4074 ,  G11C11/4085

Abstract: 一种半导体存储电路，通过将在位线方向上并列配置了数据存取电路部(11)、4个存储器单元子阵列(10)和电源电路部(12)的电路扩展单位(UNIT1)在字线方向上配置所希望数量，进行半导体存储电路(1)的布局。数据存取电路部(11)由驱动器电路(111)驱动，其驱动操作由驱动器电路(141)控制。电源电路部(12)的电压供给操作由驱动器电路(151)控制。这样布局的半导体存储电路(1)具有与设定成所希望的存储容量的存储器单元阵列(100)的规模相符的驱动和电压供给能力。由此，可以在短时间以低成本提供能高速低功耗操作，并且在抑制芯片面积的同时将存储容量设定到希望值的半导体存储电路。

公开(公告)号：CN1649030A

公开(公告)日：2005-08-03

申请号：CN200510002825.8

申请日：2005-01-25

Applicant: 松下电器产业株式会社

Inventor： 西原龙二 ,  县政志 ,  川崎利昭 ,  白滨政则

IPC: G11C11/409 ,  G11C11/419 ,  H01L27/105

CPC classification number: G11C29/50 ,  G11C2029/1204 ,  G11C2029/5004

Abstract: 本发明公开了一种半导体存储器件，使得在具有差动单元的半导体存储器件中能进行各单个位单元的评价。在正常操作时，放大第1位单元(10)和第2位单元(20)的差的差动放大器30的输出作为读出数据被输出。在检查模式中，第1控制信号(SC1)设定为“H”时，差动放大器(30)的输出固定为“H”，第1位单元(10)的输出经栅极(41、43)读出。

公开(公告)号：CN1447438A

公开(公告)日：2003-10-08

申请号：CN03107392.1

申请日：2003-03-25

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  高桥和也 ,  白滨政则 ,  黑田直喜 ,  贞方博之 ,  西原竜二

IPC: H01L27/108 ,  G11C11/407

CPC classification number: G11C11/405 ,  H01L27/108

Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元10是为了由在第1晶体管11的沟道中积累电荷，由第2晶体管12和第3晶体管13传送电荷而构成的，通过交互地使用用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径、和用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径这样2条路径，可以使数据传输速度高速化。

公开(公告)号：CN1447432A

公开(公告)日：2003-10-08

申请号：CN03107066.3

申请日：2003-03-05

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  高桥和也

IPC: H01L27/10 ,  H01L27/108 ,  G11C11/401

CPC classification number: G11C8/18 ,  G11C11/405 ,  G11C11/406 ,  G11C11/4085

Abstract: 一种半导体存储器，其中，刷新字线选择电路(15)与计数器(16)连接，该计数器(16)与外部时钟信号(CLK)同步地生成并输出刷新时钟信号(RCLK)。因而，刷新字线选择电路(15)与来自计数器(16)的刷新时钟信号(RCLK)同步地一边以自身控制的方式选择多条刷新字线(RWL)，一边周期性地激活该多条刷新字线(RWL)。从而可以省去由DRAM电路部的外部提供针对DRAM单元的刷新工作。

公开(公告)号：CN1870178B

公开(公告)日：2010-05-12

申请号：CN200610084680.5

申请日：2006-05-29

Applicant: 松下电器产业株式会社

Inventor： 黑住知弘 ,  县政志 ,  市川修

IPC: G11C29/00 ,  G11C29/44

CPC classification number: G11C29/24 ,  G11C29/802

Abstract: 本发明提供一种含有测试电路的半导体器件，可抑制电路面积的增加，同时有效执行解救信息的传送。进行冗余存储器(11)、(12)的解救处理的解救处理部(21)、(22)具有多个故障解救部(211)～(21y)、(221)～(22x)，该故障解救部具有成为解救信息存储部的移位寄存器电路(Ln1)～(Lny)、(L11)～(L1x)。移位寄存器电路(Ln1)、...串行连接以可依次传送数据。测试电路(30)对冗余存储器(11)、(12)进行检测，串行输出用于解救故障单元的解救信息(S3)。解救处理部(21)、(22)使用其数据传送动作将该解救信息(S3)存储在移动寄存器(Ln1)、...中。

公开(公告)号：CN100474446C

公开(公告)日：2009-04-01

申请号：CN200510002825.8

申请日：2005-01-25

Applicant: 松下电器产业株式会社

Inventor： 西原龙二 ,  县政志 ,  川崎利昭 ,  白滨政则

IPC: G11C11/409 ,  G11C11/419 ,  H01L27/105

CPC classification number: G11C29/50 ,  G11C2029/1204 ,  G11C2029/5004

Abstract: 本发明公开了一种半导体存储器件，使得在具有差动单元的半导体存储器件中能进行各单个位单元的评价。在正常操作时，放大第1位单元(10)和第2位单元(20)的差的差动放大器30的输出作为读出数据被输出。在检查模式中，第1控制信号(SC1)设定为“H”时，差动放大器(30)的输出固定为“H”，第1位单元(10)的输出经栅极(41、43)读出。

公开(公告)号：CN100354975C

公开(公告)日：2007-12-12

申请号：CN200410007851.5

申请日：2004-03-03

Applicant: 松下电器产业株式会社

Inventor： 县政志

IPC: G11C11/4063 ,  G11C11/409

CPC classification number: H01L27/10897 ,  G11C7/12 ,  G11C7/14 ,  G11C11/4094 ,  G11C11/4099

Abstract: 一种半导体存储电路，不会相应DRAM数据读出的高速化而增大功耗及芯片面积。每当数据读出，将位线对(BL、BLX)预充电到GND电平，用电压VDD充电伪单元(14)。之后，激活字线(WL)和伪字线(DWL)，一旦各电位上升存取晶体管(111、141)的阈值电压，则立即将主电容器(121)和伪电容器(143)电连接到位线，开始数据读出。这样产生的位线间的电位差由读出放大器(12)检测、放大，读出数据。这里，伪电容器(143)的静电电容为主电容器(112)的大致一半。因此，可以电压VDD进行伪电容器(143)的预充电。

公开(公告)号：CN1407558A

公开(公告)日：2003-04-02

申请号：CN02129744.4

申请日：2002-08-14

Applicant: 松下电器产业株式会社

Inventor： 黑田直喜 ,  县政志

IPC: G11C11/401 ,  G11C11/407 ,  H01L27/108

CPC classification number: G11C7/22 ,  G11C7/1072 ,  G11C2207/2281

Abstract: 一种半导体存储器，让由经路：“应存取的存储单元中的晶体管Ta”—“位线对(Bai1，/Bai1)，(Bai2，/Bai2)”—“列选择开关14ai，15ai”—“数据线对DBa”构成的端口A、和由经路“应存取的存储单元中的晶体管Tb”—“位线对(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“列选择开关14bi，15bi”—“数据线对DBb”构成的端口B在2个时钟CLK周期下交替工作。传到数据线对RDB上的数据，在每个时钟CLK周期下由传输门50，51交替着转送给数据线对RDB，由读出放大器25放大，被输给输出入缓冲器27。输出入缓冲器27在1个时钟CLK周期下将来自读出放大器25的数据输给外部。

公开(公告)号：CN100421176C

公开(公告)日：2008-09-24

申请号：CN200410074129.3

申请日：2004-08-31

Applicant: 松下电器产业株式会社

Inventor： 白滨政则 ,  县政志 ,  川崎利昭 ,  西原龙二

IPC: G11C11/34 ,  G11C29/00

CPC classification number: G11C7/1096 ,  G11C7/062 ,  G11C7/1078

Abstract: 一种半导体集成电路装置，包括：第一和第二非易失性存储元件；第一放大器，用于放大第一非易失性存储元件的输出信号，以输出放大了的信号；以及第二放大器，用于向第一放大器输出控制信号，该控制信号是通过放大第二非易失性存储元件的输出信号而产生的。第二放大器基于存储在第二非易失性存储元件中的数据，将第一放大器的输出信号固定在高电势或低电势。

公开(公告)号：CN100419915C

公开(公告)日：2008-09-17

申请号：CN200410074601.3

申请日：2004-09-07

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  白滨政则 ,  川崎利昭 ,  西原龙二

IPC: G11C16/06 ,  H01L27/115

Abstract: 一种非易失性半导体存储器件，包括：第一位单元，第一位单元包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管的源极和漏极连接以形成第一控制栅，第二MOS晶体管具有与第一MOS晶体管公共的浮栅；第二位单元，第二位单元包括第三MOS晶体管和第四MOS晶体管，第三MOS晶体管的源极和漏极连接以形成第二控制栅，第四MOS晶体管具有与第三MOS晶体管公共的浮栅；以及差分放大器，接收来自各个第二和第四MOS晶体管的漏极的输入信号。