-
公开(公告)号：CN102354529B
公开(公告)日：2014-03-26
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN101030448B
公开(公告)日：2011-09-07
申请号：CN200710086119.5
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 提供一种半导体存储器件和半导体集成电路系统。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN101359501A
公开(公告)日：2009-02-04
申请号：CN200810212447.X
申请日：2004-09-10
Applicant: 松下电器产业株式会社
IPC: G11C11/409 , G11C11/4091
CPC classification number: G11C11/406 , G11C7/12 , G11C11/4094 , G11C2207/002 , G11C2207/005
Abstract: 根据本发明，在需要用于存储数据的刷新操作的半导体器件中，在页模式读操作中，将响应行地址所选择的存储单元的数据通过位线对，读出放大器和数据线对读出到主放大器。之后，在将保持在主放大器中的数据输出到外面的同时，连接晶体管关断使得主放大器从存储单元断开，从而，能够对存储单元预充电。同样，在页模式写操作中，在将外部提供的输入数据写入主放大器的同时，能够对存储单元预充电。
-
公开(公告)号：CN100428360C
公开(公告)日：2008-10-22
申请号：CN200410073784.7
申请日：2004-09-10
Applicant: 松下电器产业株式会社
IPC: G11C11/401 , G11C11/409
CPC classification number: G11C11/406 , G11C7/12 , G11C11/4094 , G11C2207/002 , G11C2207/005
Abstract: 根据本发明，在需要用于存储数据的刷新操作的半导体器件中，在页模式读操作中，将响应行地址所选择的存储单元的数据通过位线对，读出放大器和数据线对读出到主放大器。之后，在将保持在主放大器中的数据输出到外面的同时，连接晶体管关断使得主放大器从存储单元断开，从而，能够对存储单元预充电。同样，在页模式写操作中，在将外部提供的输入数据写入主放大器的同时，能够对存储单元预充电。
-
公开(公告)号：CN1949512A
公开(公告)日：2007-04-18
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
Patent Agency Ranking
公开(公告)号：CN1595531A
公开(公告)日：2005-03-16
申请号：CN200410073784.7
申请日：2004-09-10
Applicant: 松下电器产业株式会社
IPC: G11C11/401 , G11C11/409
CPC classification number: G11C11/406 , G11C7/12 , G11C11/4094 , G11C2207/002 , G11C2207/005
Abstract: 根据本发明，在需要用于存储数据的刷新操作的半导体器件中，在页模式读操作中，将响应行地址所选择的存储单元的数据通过位线对，读出放大器和数据线对读出到主放大器。之后，在将保持在主放大器中的数据输出到外面的同时，连接晶体管关断使得主放大器从存储单元断开，从而，能够对存储单元预充电。同样，在页模式写操作中，在将外部提供的输入数据写入主放大器的同时，能够对存储单元预充电。
-
公开(公告)号：CN102354529A
公开(公告)日：2012-02-15
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN1949512B
公开(公告)日：2010-11-10
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
公开(公告)号：CN101030448A
公开(公告)日：2007-09-05
申请号：CN200710086119.5
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 提供一种半导体存储器件和半导体集成电路系统。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN1574081A
公开(公告)日：2005-02-02
申请号：CN200410047616.0
申请日：2004-05-27
Applicant: 松下电器产业株式会社
IPC: G11C11/402
CPC classification number: G11C11/40615 , G11C11/406 , G11C2211/4061
Abstract: 本发明提供一种半导体存储装置和半导体集成电路装置，半导体存储装置的行控制电路(100)包含：振荡器(110)，其作为时钟振荡器产生内部时钟；D触发器(181)，其作为刷新请求信号生成电路，与内部时钟同步产生刷新请求信号(RFRQ)。作为刷新控制电路，包括：延迟电路(182)、与非门(184)、与门(182)、D触发器(185)、延迟电路(188)、与门(189)以及或门(190)。通过利用刷新请求信号(RFRQ)以及有效信号(ACT)，与外部刷新指令切离，在DRAM内部进行内部刷新。这样，可以充分确保刷新功能，同时可以实现简化存储器控制的目的。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
