公开(公告)号：CN1649155A

公开(公告)日：2005-08-03

申请号：CN200510005856.9

申请日：2005-01-27

Applicant: 松下电器产业株式会社

Inventor： 玉置德彦 ,  藤本裕雅 ,  安井孝俊 ,  平井健裕

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/265

CPC classification number: H01L21/823842

Abstract: 一种CMOS器件，其中，NMIS栅注入层，是将P型阱注入层的掩模数据，与从N型阱注入层的掩模数据减去NMIS－SD注入层及PMIS－SD注入层的掩模数据后得到的掩模数据相加的方法生成。在CMOS器件的制造工艺中，通过使用该NMIS栅注入层进行离子注入，从而减少栅多晶硅膜中的PN结部及非掺杂区的总数。减少栅多晶硅膜中的PN结部及非掺杂区的数量，从而减少出现硅化物膜的断线时的电连接不良。

公开(公告)号：CN100364095C

公开(公告)日：2008-01-23

申请号：CN200510005856.9

申请日：2005-01-27

Applicant: 松下电器产业株式会社

Inventor： 玉置德彦 ,  藤本裕雅 ,  安井孝俊 ,  平井健裕

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/265

CPC classification number: H01L21/823842

Abstract: 一种CMOS器件，其中，NMIS栅注入层，是将P型阱注入层的掩模数据，与从N型阱注入层的掩模数据减去NMIS-SD注入层及PMIS-SD注入层的掩模数据后得到的掩模数据相加的方法生成。在CMOS器件的制造工艺中，通过使用该NMIS栅注入层进行离子注入，从而减少栅多晶硅膜中的PN结部及非掺杂区的总数。减少栅多晶硅膜中的PN结部及非掺杂区的数量，从而减少出现硅化物膜的断线时的电连接不良。