-
公开(公告)号：CN1649155A
公开(公告)日：2005-08-03
申请号：CN200510005856.9
申请日：2005-01-27
Applicant: 松下电器产业株式会社
IPC: H01L27/092 , H01L21/8238 , H01L21/265
CPC classification number: H01L21/823842
Abstract: 一种CMOS器件，其中，NMIS栅注入层，是将P型阱注入层的掩模数据，与从N型阱注入层的掩模数据减去NMIS－SD注入层及PMIS－SD注入层的掩模数据后得到的掩模数据相加的方法生成。在CMOS器件的制造工艺中，通过使用该NMIS栅注入层进行离子注入，从而减少栅多晶硅膜中的PN结部及非掺杂区的总数。减少栅多晶硅膜中的PN结部及非掺杂区的数量，从而减少出现硅化物膜的断线时的电连接不良。
-
Patent Agency Ranking
公开(公告)号：CN100372091C
公开(公告)日：2008-02-27
申请号：CN200410036986.4
申请日：2004-04-26
Applicant: 松下电器产业株式会社
IPC: H01L21/66
CPC classification number: H01L22/34 , H01L27/088 , H01L2924/0002 , Y10S257/919 , H01L2924/00
Abstract: 本发明提供一种具有能使得到的特性偏差更接近半导体装置整体的特性偏差的评价部的半导体装置及其特性评价方法。一个评价部由配置了和实际使用MIS晶体管实质上具有相同的结构的多个评价用MIS晶体管而构成，源焊盘(12)、漏焊盘(13)以及栅焊盘(14)与各个评价用MIS晶体管(TrA～TrC)的各个源区域(15)、漏区域(16)以及栅电极(17)共同电连接。如果一个评价部的有效栅宽度超过某一值，就接近半导体装置整体的特性偏差，因此使用这样的评价部能够提高半导体装置特性评价的精度。
-
公开(公告)号：CN101136348A
公开(公告)日：2008-03-05
申请号：CN200710149962.3
申请日：2004-04-26
Applicant: 松下电器产业株式会社
IPC: H01L21/66 , H01L23/544 , H01L27/088 , G01R31/26 , G01R31/28
CPC classification number: H01L22/34 , H01L27/088 , H01L2924/0002 , Y10S257/919 , H01L2924/00
Abstract: 本发明提供一种具有能使得到的特性偏差更接近半导体装置整体的特性偏差的评价部的半导体装置及其特性评价方法。一个评价部由配置了和实际使用MIS晶体管实质上具有相同的结构的多个评价用MIS晶体管而构成，源焊盘(12)、漏焊盘(13)以及栅焊盘(14)与各个评价用MIS晶体管(TrA～TrC)的各个源区域(15)、漏区域(16)以及栅电极(17)共同电连接。如果一个评价部的有效栅宽度超过某一值，就接近半导体装置整体的特性偏差，因此使用这样的评价部能够提高半导体装置特性评价的精度。
-
公开(公告)号：CN100364095C
公开(公告)日：2008-01-23
申请号：CN200510005856.9
申请日：2005-01-27
Applicant: 松下电器产业株式会社
IPC: H01L27/092 , H01L21/8238 , H01L21/265
CPC classification number: H01L21/823842
Abstract: 一种CMOS器件，其中，NMIS栅注入层，是将P型阱注入层的掩模数据，与从N型阱注入层的掩模数据减去NMIS-SD注入层及PMIS-SD注入层的掩模数据后得到的掩模数据相加的方法生成。在CMOS器件的制造工艺中，通过使用该NMIS栅注入层进行离子注入，从而减少栅多晶硅膜中的PN结部及非掺杂区的总数。减少栅多晶硅膜中的PN结部及非掺杂区的数量，从而减少出现硅化物膜的断线时的电连接不良。
-
公开(公告)号：CN1893275A
公开(公告)日：2007-01-10
申请号：CN200610074387.0
申请日：2006-04-14
Applicant: 松下电器产业株式会社
Inventor： 安井孝俊
IPC: H03K19/0948
CPC classification number: H03K19/018507 , H01L27/088 , H01L27/1203
Abstract: 使连接工作电压不同的半导体装置的输出入电路装置在高电压的情况下具有充分地热载流子承受力。输出入电路装置(10)，具有形成在半导体衬底(101)上的，栅极(105)接收输入信号，源极扩散层(106)接地，漏极扩散层(107)与内部节点(Vc)连接的拉曳晶体管(Q1)，和栅极(115)接收电源电压(VDD)，源极漏极扩散层(116)之一与输出入节点(V0)连接，源极漏极扩散层(116)的另外之一与内部节点(Vc)连接的级联晶体管(Q2)。级联晶体管(Q2)的衬底电压，使其成为未接地状态。
-
公开(公告)号：CN1551324A
公开(公告)日：2004-12-01
申请号：CN200410036986.4
申请日：2004-04-26
Applicant: 松下电器产业株式会社
IPC: H01L21/66
CPC classification number: H01L22/34 , H01L27/088 , H01L2924/0002 , Y10S257/919 , H01L2924/00
Abstract: 本发明提供一种具有能使得到的特性偏差更接近半导体装置整体的特性偏差的评价部的半导体装置及其特性评价方法。一个评价部由配置了和实际使用MIS晶体管实质上具有相同的结构的多个评价用MIS晶体管而构成，源焊盘(12)、漏焊盘(13)以及栅焊盘(14)与各个评价用MIS晶体管(TrA～TrC)的各个源区域(15)、漏区域(16)以及栅电极(17)共同电连接。如果一个评价部的有效栅宽度超过某一值，就接近半导体装置整体的特性偏差，因此使用这样的评价部能够提高半导体装置特性评价的精度。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
