公开(公告)号：CN1447438A

公开(公告)日：2003-10-08

申请号：CN03107392.1

申请日：2003-03-25

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  高桥和也 ,  白滨政则 ,  黑田直喜 ,  贞方博之 ,  西原竜二

IPC: H01L27/108 ,  G11C11/407

CPC classification number: G11C11/405 ,  H01L27/108

Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元10是为了由在第1晶体管11的沟道中积累电荷，由第2晶体管12和第3晶体管13传送电荷而构成的，通过交互地使用用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径、和用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径这样2条路径，可以使数据传输速度高速化。

公开(公告)号：CN1218396C

公开(公告)日：2005-09-07

申请号：CN03107392.1

申请日：2003-03-25

Applicant: 松下电器产业株式会社

Inventor： 县政志 ,  高桥和也 ,  白滨政则 ,  黑田直喜 ,  贞方博之 ,  西原竜二

IPC: H01L27/108 ,  G11C11/407

CPC classification number: G11C11/405 ,  H01L27/108

Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元(10)是为了由在第1晶体管(11)的沟道中积累电荷，由第2晶体管(12)和第3晶体管(13)传送电荷而构成的，通过交互地使用用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径、和用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径这样2条路径，可以使数据传输速度高速化。

公开(公告)号：CN101123121A

公开(公告)日：2008-02-13

申请号：CN200710140610.1

申请日：2007-08-09

Applicant: 松下电器产业株式会社

Inventor： 西原竜二 ,  县泰宏 ,  川崎利昭 ,  角真一

IPC: G11C17/18

CPC classification number: G11C17/18 ,  G11C17/16

Abstract: 本发明提供一种电熔断装置，包括：多个熔断核，每个熔断核均具有电熔断元件和串联连接到该电熔断元件的开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传输信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生待发送给所述多个熔断核的每个开关元件的程序信号；和程序时钟控制电路，其根据程序时钟使能信号控制程序时钟信号的导通状态和非导通状态，并且当所述程序时钟信号处于导通状态时，将所述程序时钟信号传输给所述程序控制电路，作为有效程序时钟信号。