公开(公告)号：CN104143508A

公开(公告)日：2014-11-12

申请号：CN201410113648.X

申请日：2014-03-25

Applicant: 松下电器产业株式会社

Inventor： 西崎展弘 ,  针贝笃史 ,  岩井哲博 ,  广岛满

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01J37/32715 ,  H01L21/31138 ,  H01L21/78

Abstract: 本发明提供一种等离子处理装置以及等离子处理方法，使得即使在实施等离子处理的情况下保持片也不会受到不良影响。具备：室(11)；在室(11)内产生等离子的等离子源(13)；设置于室(11)内且载置输送载体(5)的台(16)；配置于台(16)的上方并覆盖保持片(6)和框(7)，在中央部具有在厚度方向上贯通地形成的窗部(33)的盖体(31)；和驱动机构(38)，其将盖体(31)相对于台(16)的相对位置变更为第1位置和第2位置，所述第1位置是离开台(16)且容许输送载体(5)相对于台(16)的装卸的位置，所述第2位置是盖体(31)覆盖在台(16)上载置的输送载体(5)的保持片(6)和框(7)、且所述窗部(33)使保持片(6)所保持的基板(2)露出的位置。盖体(31)的窗部(33)使与基板(2)的外缘区域相比更靠内侧的区域露出。

公开(公告)号：CN103563053A

公开(公告)日：2014-02-05

申请号：CN201280024239.1

申请日：2012-05-18

Applicant: 松下电器产业株式会社

Inventor： 针贝笃史

IPC: H01L21/301

CPC classification number: H01L21/78 ,  H01J37/321 ,  H01L21/0273 ,  H01L21/304 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386

Abstract: 本发明提供一种芯片收获率、碎屑的减少及操作性优越的半导体芯片的制造方法。通过从表面(5a)照射等离子体进行蚀刻来除去分割区域(6)的绝缘膜(3)。然后，在粘贴BG胶带(25)前通过等离子体处理除去形成于表面(5a)上的抗蚀剂掩模(7)的粗糙。对背面(5b)进行研削而对半导体晶片(5)进行了薄厚处理后，剥离BG胶带(25)。通过从表面(5a)照射等离子体进行蚀刻而将半导体晶片(5)分割成各个半导体芯片(1)。

公开(公告)号：CN101542714B

公开(公告)日：2011-01-26

申请号：CN200880000058.9

申请日：2008-02-07

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  针贝笃史

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/68377 ,  H01L2221/68381

Abstract: 在本发明方法中，半导体晶片(1)包含在多个芯片区域内形成的集成电路(3)以及在划线(2a)内形成的测试图案(4)，半导体晶片(1)通过等离子体蚀刻工艺被划分从而制造单独的半导体芯片，在半导体晶片(1)中，在等离子体蚀刻工艺中构成掩模的保护座(5)附着在半导体晶片(1)的正面(1a)，正面(1a)上已经形成有集成电路(3)；由于激光(9a)沿着划线(2a)照射，仅预定宽度的保护座(5)被除去以形成具有等离子体分割用开口部(5b)的掩模；且此外，测试图案(4)连同半导体晶片(1)的正面层通过激光(9a)被除去。结果，测试图案(4)可以通过简单步骤以更高效率除去，同时通用特性得以保证。

公开(公告)号：CN101542714A

公开(公告)日：2009-09-23

申请号：CN200880000058.9

申请日：2008-02-07

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  针贝笃史

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/68377 ,  H01L2221/68381

Abstract: 在本发明的方法中，半导体晶片(1)包含在多个芯片区域内形成的集成电路(3)以及在划线(2a)内形成的测试图案(4)，半导体晶片(1)通过等离子体蚀刻工艺被划分从而制造单独的半导体芯片，在半导体晶片(1)中，在等离子体蚀刻工艺中构成掩模的保护座(5)附着在半导体晶片(1)的正面(1a)，正面(1a)上已经形成有集成电路(3)；由于激光(9a)沿着划线(2a)照射，仅预定宽度的保护座(5)被除去以形成具有等离子体分割用开口部(5b)的掩模；且此外，测试图案(4)连同半导体晶片(1)的正面层通过激光(9a)被除去。结果，测试图案(4)可以通过简单步骤以更高效率除去，同时通用特性得以保证。

公开(公告)号：CN104143509A

公开(公告)日：2014-11-12

申请号：CN201410113773.0

申请日：2014-03-25

Applicant: 松下电器产业株式会社

Inventor： 西崎展弘 ,  针贝笃史 ,  岩井哲博 ,  广岛满

IPC: H01L21/3065

CPC classification number: H01J37/321 ,  H01J37/32715 ,  H01J37/32724 ,  H01L21/67069 ,  H01L21/67115 ,  H01L21/68735

Abstract: 本发明提供一种等离子处理装置以及等离子处理方法，使得即使在实施等离子处理的情况下保持片也不会受到不良影响。具备：在室(11)内产生等离子的等离子源(13)；设置于室(11)内且载置输送载体(5)的台(16)；配置于台(16)的上方且覆盖保持片(6)和框(7)，具有在厚度方向上贯通地形成的窗部(33)的盖子(31)；和将盖子(31)相对于台(16)的相对位置变更为第1位置和第2位置的驱动机构(38)。第2位置是盖子(31)与保持片(6)、框(7)、以及基板(2)不接触的位置。盖子(31)至少具备向框(7)的上表面延伸的顶面(36b)、和相对于在框(7)的内径侧露出的保持片(6)的上表面逐渐接近地倾斜的倾斜面(36c)。