公开(公告)号：CN117083719A

公开(公告)日：2023-11-17

申请号：CN202280023731.0

申请日：2022-03-23

Applicant: 株式会社电装

Inventor： 上原准市 ,  羽山优介

IPC: H01L29/78

Abstract: 具备：第1导电型的衬底(11)，由碳化硅构成；第1导电型的缓冲层(12)，形成在衬底(11)上；低浓度层(13)，形成在缓冲层(12)上；第1深层(15)及JFET部(14)，形成在低浓度层(13)上；第1导电型的电流分散层(17)，配置在JFET部(14)上，杂质浓度比低浓度层(13)高；第2导电型的第2深层(18)，配置在第1深层(15)上；第2导电型的基极层(21)，配置在电流分散层(17)及第2深层(18)之上；第1导电型的杂质区域(22)，形成在基极层(21)的表层部；以及沟槽栅构造，以将杂质区域(22)及基极层(21)贯通而达到电流分散层(17)的方式形成。并且，使得在JFET部(14)中形成缺陷部(D)。

公开(公告)号：CN117296158A

公开(公告)日：2023-12-26

申请号：CN202280034057.6

申请日：2022-03-24

Applicant: 株式会社电装

Inventor： 秋叶敦也 ,  竹内有一 ,  荒川和树 ,  羽山优介 ,  浦上泰 ,  宫原真一朗 ,  森野友生

IPC: H01L29/78

Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧，在第1深层(14)及第1电流分散层(13)与基极区域(18)之间，具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外，具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且，第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b)，顶端部的宽度为内侧部的宽度以上。