-
公开(公告)号：CN109891594A
公开(公告)日：2019-06-14
申请号：CN201780067333.8
申请日：2017-10-30
IPC: H01L29/423
Abstract: 在沟槽(6)的端部中，露出所述沟槽的所述端部(10)的开口(22)被形成在引出电极(20)中，半导体基板的顶表面侧上的所述沟槽栅电极(14)的侧表面与沟槽侧表面(12)间隔开，并且与位于所述半导体基板的顶表面(4)和所述沟槽侧表面之间的边界线相邻的范围覆盖有层叠绝缘膜，所述层叠绝缘膜被构造成使得层间绝缘膜在栅极绝缘膜上层叠。这使得能够防止绝缘膜的介电击穿。
-
公开(公告)号：CN107919383A
公开(公告)日：2018-04-17
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN103635615A
公开(公告)日：2014-03-12
申请号：CN201280023709.2
申请日：2012-05-16
IPC: C30B29/36 , H01L29/161
CPC classification number: H01L29/30 , C30B23/025 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/0254 , H01L29/045 , H01L29/1608 , H01L29/32 , H01L29/861
Abstract: 本发明为具有基底面位错的直线性高并且基底面位错向结晶学上等价的三个 方向取向的一个或两个以上的取向区域的碳化硅单晶以及由这样的碳化硅单晶制造的碳化硅晶片和半导体器件。这样的碳化硅单晶能够通过使用{0001}面最顶部侧的偏斜角小并且偏斜方向下游侧的偏斜角大的籽晶而使新的晶体在该籽晶上生长来制造。
-
公开(公告)号：CN103582723A
公开(公告)日：2014-02-12
申请号：CN201280027744.1
申请日：2012-06-04
Applicant: 株式会社丰田中央研究所 , 株式会社电装 , 昭和电工株式会社
IPC: C30B29/36 , H01L21/203
CPC classification number: C30B23/025 , C30B23/005 , C30B29/36 , H01L21/02378 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/02587 , H01L21/02609 , H01L29/1608 , Y10T428/21
Abstract: 当通过重复a面生长来制造具有大的{0001}面直径的SiC单晶时，实施SiC单晶的a面生长，使得Si面侧小面区域的面积(S1)对生长面的总面积(S2)之比S小面(=S1×100/S2)保持在20%以下。a面生长优选为以{11-20}面作为基准，在相差大约60°或约120°的方向上重复a面生长的{11-20}面选择性生长法，或者优选为交替重复{11-20}面生长与{1-100}面生长的交替生长法。
-
公开(公告)号：CN111180516B
公开(公告)日：2023-10-20
申请号：CN201911081130.1
申请日：2019-11-07
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/739 , H01L29/423
Abstract: 半导体装置具备：半导体基板；覆盖半导体基板的上表面的一部分的绝缘膜；隔着绝缘膜而与半导体基板的上表面对向的栅电极。在半导体基板，通过体层而向上表面延伸的漂移层隔着绝缘膜而与栅电极对向。绝缘膜从半导体基板的上表面通过栅电极与上表面电极之间延伸至栅电极的上表面，在栅电极的上表面划定开口。在通过与栅电极对向的漂移层的对向面并与该对向面垂直的直线的集合即第一区域内，在栅电极的上表面不存在绝缘膜。
-
Patent Agency Ranking
公开(公告)号：CN114556588A
公开(公告)日：2022-05-27
申请号：CN201980101194.5
申请日：2019-10-11
Applicant: 株式会社电装
Abstract: 一种开关元件，具有沟槽型的多个栅极电极。半导体基板具有：n型的漂移区域，在各所述沟槽的底面以及侧面与栅极绝缘膜相接；p型的体区域，在所述漂移区域的上侧与所述栅极绝缘膜相接；p型的多个底部区域，配置于所述沟槽的正下方并且是从所述栅极绝缘膜离开的位置；以及p型的连接区域，将各所述底部区域与所述体区域连接。使相邻的所述底部区域之间的间隔耗尽化所需的耗尽层伸展距离的一半比使体区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离以及使底部区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离长。
-
公开(公告)号：CN107241917B
公开(公告)日：2021-03-16
申请号：CN201480009591.7
申请日：2014-02-07
Abstract: SiC单晶，在基本平行于其c‑平面的面内包括，具有特定方向伯格斯矢量(A)的边缘位错不均匀地分布于其中的区域(A)，和具有特定方向伯格斯矢量(B)不均匀分布于其中的区域(B)。所述区域(A)位于相对于晶面部分的 方向，而所述的区域(B)位于相对于所述晶面部分的 方向。SiC是通过沿着基本平行于所述c‑平面的方向切割由所述SiC单晶所得的SiC晶片而制备的，且从所述SiC晶片上切割所述SiC基板使得所述SiC基板主要包含所述区域(A)和所述区域(B)中的一个。使用所述SiC基板制备SiC器件。
-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN110073497A
公开(公告)日：2019-07-30
申请号：CN201780076727.X
申请日：2017-11-28
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/78
Abstract: 一种半导体装置，其具有半导体衬底、设置在半导体衬底的前表面中的第一沟槽、设置在第一沟槽内部的阳极电极、以及设置在半导体衬底的背表面上的阴极电极。所述半导体衬底具有第一p型区域、第二p型区域和与第一p型区域和第二p型区域接触的主n型区域，并且与第一沟槽的侧表面中的阳极电极形成肖特基接触。半导体衬底满足下述关系，即，当在平面图中观察前表面时，第一沟槽的面积小于主n型区域与在第一沟槽的侧表面中的阳极电极相接触的肖特基界面的面积。
-
公开(公告)号：CN108335965A
公开(公告)日：2018-07-27
申请号：CN201711431619.8
申请日：2017-12-26
CPC classification number: H01L29/7813 , H01L29/1095 , H01L29/1608 , H01L29/66734
Abstract: 本发明提供一种SiC-MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.032 seconds)
