公开(公告)号：CN103765594B

公开(公告)日：2016-06-29

申请号：CN201280041157.8

申请日：2012-08-03

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 第一层（2）具有n型导电性。第二层（3）是外延形成在第一层（2）上并具有p型导电性的层。第三层（4）是形成在第二层（3）上并具有n型导电性的层。当施主型杂质的浓度被定义为ND，受主型杂质的浓度被定义为NA，并且在深度方向上从在第一层（2）和第二层（3）之间的界面朝向第一层（2）的位置被定义为D1时，满足1≤ND/NA≤50的D1为1μm或更小。设置栅极沟槽（6），其延伸穿过第三层（4）和第二层（3）以到达第一层（2），栅极绝缘膜（8）覆盖栅极沟槽（6）的侧壁。栅电极（9）嵌入在栅极沟槽（6）中并且在其间插入有栅极绝缘膜（8）。

公开(公告)号：CN103748688B

公开(公告)日：2016-05-04

申请号：CN201280039067.5

申请日：2012-08-31

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L21/265 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

Abstract: MOSFET（1）设置有具有形成于主表面（10A）中的沟槽的半导体衬底、栅极氧化物膜（30）、栅电极（40）以及源极互连（60）。半导体衬底（10）包括n型漂移层（12）和p型体层（13）。沟槽被以使得穿透体层（13）并到达漂移层（12）的方式形成。该沟槽包括以使得二维地看时围绕活性区的方式定位的外周边沟槽（22）。在从外周边沟槽（22）看，在与活性区相反侧的主表面（10A）上，形成其中暴露体层（13）的电位固定区（10C）。源极互连（60）被以使得当二维地看时位于活性区上的方式定位。电位固定区（10C）被电连接到源极互连（60）。

公开(公告)号：CN102986009B

公开(公告)日：2016-02-03

申请号：CN201180004388.7

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  伊藤里美 ,  日吉透

IPC: H01L21/316 ,  H01L21/304 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02057 ,  H01L21/02236 ,  H01L21/02301 ,  H01L21/0445 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66053 ,  H01L29/66068

Abstract: 本发明提供一种制造SiC半导体装置的方法，所述方法包括：在SiC半导体的第一表面上形成第一氧化物膜的步骤(S4)；除去所述第一氧化物膜的步骤(S5)；以及在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜的步骤(S6)。在所述除去所述第一氧化物膜的步骤(S5)与所述形成第二氧化物膜的步骤(S6)之间，将所述SiC半导体布置在与环境气氛隔绝的气氛中。

公开(公告)号：CN104854702A

公开(公告)日：2015-08-19

申请号：CN201380065488.X

申请日：2013-11-27

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/0623 ,  H01L21/765 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/872

Abstract: 碳化硅膜(90)具有第一和第二主表面(P1、P2)。第二主表面(P2)具有元件形成表面(PE)以及终端表面(PT)。碳化硅膜(90)具有构成第一主表面(P1)以及与第一主表面(P1)相反的中间表面(PM)的第一范围(RA)，以及提供在中间表面(PM)上并构成元件形成表面(PE)的第二范围(RB)。第一范围(RA)包括：第一击穿保持层(81A)；以及部分提供在终端部(TM)中的中间表面(PM)处的保护环区(73)。第二范围(RB)具有第二击穿保持层(81B)。第二范围(RB)具有在终端部(TM)中仅具有第二击穿保持层(81B)的结构以及仅设置在元件部(CL)和终端部(TM)中的元件部(CL)中的结构。

公开(公告)号：CN102804349B

公开(公告)日：2015-07-29

申请号：CN201180010027.3

申请日：2011-03-04

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L21/316 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/8213 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/94

Abstract: 本发明公开了具有包括沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。制造碳化硅半导体器件的方法包括：制备包含碳化硅的半导体膜的外延层形成步骤；在半导体膜的表面上形成氧化物膜的栅极绝缘膜形成步骤；在包含氮的气氛中，对其上形成有氧化物膜的半导体膜热处理的氮退火步骤；以及在氮退火步骤之后，在包含惰性气体的气氛中，对其上形成有氧化物膜的半导体膜执行后热处理步骤。后热处理步骤中采用的热处理温度（T2）高于氮退火步骤中采用的热处理温度（T1）且低于氧化物膜的熔点。

公开(公告)号：CN104737297A

公开(公告)日：2015-06-24

申请号：CN201380054439.6

申请日：2013-10-21

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  和田圭司 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/04 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/7827

Abstract: 碳化硅衬底(10)的第一至第三杂质区(11-13)中的每一个具有位于第一主表面(P1)的平坦表面(FT)上的部分。在平坦表面(FT)上，栅极绝缘膜(21G)将第一至第三杂质区(11-13)彼此连接。在平坦表面(FT)上，第一主电极(31)连接到第三杂质区(13)。第二主电极(42)设置在第二主表面(P2)上。侧壁绝缘膜(21S)覆盖第一主表面(P1)的侧壁表面(ST)。侧壁表面(ST)相对于{000-1}面倾斜50°至80°的角度。以此构造，抑制碳化硅半导体器件(100)中的泄漏电流。

公开(公告)号：CN104185901A

公开(公告)日：2014-12-03

申请号：CN201380014966.4

申请日：2013-04-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L27/088 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 半导体器件(1)包括衬底(10)、栅极绝缘膜(20)以及栅电极(30)。衬底(10)是由化合物半导体制成并且具有多个第一凹部(17)，所述多个第一凹部中的每一个在其一个主表面(10A)处开口并且具有第一侧壁表面(17A)。栅极绝缘膜(20)被设置为接触第一侧壁表面(17A)的顶部。栅电极(30)被设置为接触栅极绝缘膜(20)的顶部。衬底(10)包括：第一导电类型的源极区(15)，当在沿着厚度方向的横截面中看时，该源极区(15)被设置为将第一凹部(17)夹在中间并且彼此面对；和第二导电类型的体区(14)，该体区(14)具被设置为将第一凹部(17)夹在中间的情况并且彼此面对。在介于被第一凹部(17)和与第一凹部(17)相邻的另一第一凹部(17)夹在中间的区域中，彼此面对的源极区(15)的部分被彼此连接。因此，能够提供允许单元的尺寸减小的半导体器件(1)。

公开(公告)号：CN103959472A

公开(公告)日：2014-07-30

申请号：CN201280056840.9

申请日：2012-10-16

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  日吉透

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/02529 ,  H01L21/043 ,  H01L21/0455 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66068 ,  H01L29/7393 ,  H01L29/7395

Abstract: 碳化硅衬底(30)包括：具有彼此相反的第一表面(S1)和第二表面(S2)的n型漂移层(32)；被设置在n型漂移层(32)的第一表面(S1)中的p型体区(33)；被设置在p型体区(33)上的n型发射极区(34)，该n型发射极区(34)与n型漂移层(32)被p型体区(33)分开。栅极绝缘膜(11)被以下述方式设置在p型体区(33)上，使得连接n型漂移层(32)和n型发射极区(34)。p型硅集电极层(70)被以下述方式直接地设置在碳化硅衬底(30)上，使得面向n型漂移层(32)的第二表面(S2)。

公开(公告)号：CN103959471A

公开(公告)日：2014-07-30

申请号：CN201280056792.3

申请日：2012-10-30

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7393 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 漂移层(32)被形成在单晶衬底(20)上。漂移层(32)具有面向单晶衬底(20)的第一表面(S1)和与第一表面(S1)相反的第二表面(S2)，由碳化硅制成，具有第一导电类型。由碳化硅制成并具有第二导电类型的集电极层(30)形成在漂移层(32)的第二表面(S2)上。通过去除单晶衬底(20)，暴露漂移层(32)的第一表面(S1)。体区(33)和发射极区(34)被形成。体区(33)被布置在漂移层(32)的第一表面(S1)中，具有不同于第一导电类型的第二导电类型。发射极区(34)被布置在体区(33)上，通过体区(33)与漂移层(32)分离，具有第一导电类型。

公开(公告)号：CN103918080A

公开(公告)日：2014-07-09

申请号：CN201280054479.6

申请日：2012-11-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透 ,  松川真治

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/045 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7813 ,  H01L21/0475

Abstract: MOSFET(1)设置有：第一沟槽(16)，其向主表面(10a)侧打开；衬底(10)，其包括碳化硅，在其主表面(10A)侧打开，其中形成有比第一沟槽(16)浅的第二沟槽(17)；栅极绝缘膜(20)；栅电极(30)；以及源电极(50)，其被定位为以便接触第二沟槽(17)的侧表面(17a)的顶部。衬底(10)包括：源极区(15)、体区(14)、以及漂移区(13)。第一沟槽(16)被形成为贯穿通过源极区(15)和体区(14)并且延伸到漂移区(13)中。第二沟槽(17)被形成为贯穿通过源极区(15)并且延伸到体区(14)。