-
公开(公告)号：CN116981250A
公开(公告)日：2023-10-31
申请号：CN202310259397.5
申请日：2023-03-10
Applicant: 三星电子株式会社
Abstract: 公开半导体存储器器件和制造半导体存储器器件的方法。所述半导体存储器器件包括：半导体基底；器件隔离层，在半导体基底中限定有源部分；位线结构，在半导体基底上与有源部分相交；第一导电垫，在位线结构与有源部分之间；位线接触图案，在第一导电垫与位线结构之间；第一位线接触间隔件，覆盖第一导电垫的第一侧壁；以及第二位线接触间隔件，覆盖第一导电垫的第二侧壁，其中，第一导电垫具有与有源部分的顶表面接触的平坦的底表面，并且第一位线接触间隔件的宽度不同于第二位线接触间隔件的宽度。
-
公开(公告)号：CN116896867A
公开(公告)日：2023-10-17
申请号：CN202211673253.6
申请日：2022-12-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：有源部分，由器件隔离图案限定，有源部分包括位于有源部分的中心部分的第一杂质区域和位于有源部分的端部部分的第二杂质区域；字线，设置在有源部分上并沿第一方向延伸；位线，设置在字线上并沿与第一方向交叉的第二方向延伸；位线接触件，设置在位线和有源部分的第一杂质区域之间；存储节点垫，设置在有源部分的第二杂质区域上；以及存储节点接触件，设置在存储节点垫上并且设置在位线的一侧。
-
公开(公告)号：CN116896862A
公开(公告)日：2023-10-17
申请号：CN202211586563.4
申请日：2022-12-09
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件，所述半导体器件包括：导电接触插塞，所述导电接触插塞位于衬底上，并且包括下部和位于所述下部上的上部，所述下部具有第一宽度，并且所述上部具有小于所述第一宽度的第二宽度；位线结构，所述位线结构位于所述导电接触插塞上，并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构；以及第一下间隔物、第二下间隔物和第三下间隔物，所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上，其中，所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。
-
公开(公告)号：CN116528583A
公开(公告)日：2023-08-01
申请号：CN202310024779.X
申请日：2023-01-09
Applicant: 三星电子株式会社
Inventor： 安濬爀
IPC: H10B12/00
Abstract: 提供了一种半导体装置。所述半导体装置包括：衬底，在所述衬底中设置有多个有源区域；多条字线，所述多条字线形成在所述衬底上并且位于在与所述衬底的顶表面平行的第一方向上延伸的多个字线沟槽中；多个位线结构，所述多个位线结构形成在所述衬底上，并且在与所述衬底的所述顶表面平行且与所述第一方向交叉的第二方向上延伸；以及多个单元焊盘结构，所述多个单元焊盘结构与所述多个有源区域至少部分地交叠，所述多个单元焊盘结构之间具有所述多个位线结构，其中所述多个单元焊盘结构中的每一个单元焊盘结构包括在所述第一方向上延伸的一对第一侧壁以及在相对于所述第一方向和所述第二方向倾斜的斜线方向上延伸的一对第二侧壁。
-
公开(公告)号：CN116313772A
公开(公告)日：2023-06-23
申请号：CN202211572497.5
申请日：2022-12-08
Applicant: 三星电子株式会社
Inventor： 安濬爀
IPC: H01L21/308 , H01L29/06
Abstract: 提供了一种半导体装置制造方法，所述半导体装置制造方法包括形成其中具有第一区域和第二区域的基底，在第一区域和第二区域中有不同密度的有源区域。形成在第一区域中限定单元有源区域的单元沟槽，并且形成在第二区域中限定外围有源区域的外围沟槽。在单元沟槽和外围沟槽中形成第一绝缘层。选择性地形成掩模，掩模在第一区域中覆盖第一绝缘层并在第二区域中暴露第一绝缘层。使用选择性电介质上电介质沉积工艺，在第二区域中的被掩模暴露的第一绝缘层上形成第二绝缘层。通过去除掩模在第一区域中暴露第一绝缘层。在第一区域中的第一绝缘层上以及第二区域中的第二绝缘层上形成第三绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN118829203A
公开(公告)日：2024-10-22
申请号：CN202311592765.4
申请日：2023-11-27
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：衬底，所述衬底包括在第一方向上彼此相邻的单元块区域和外围区域；有源图案，所述有源图案位于所述单元块区域上；位线，所述位线设置在所述有源图案上并且在所述第一方向上延伸；第一绝缘结构，所述第一绝缘结构与所述位线接触；以及接触插塞，所述接触插塞电连接到所述位线。所述位线可以包括第一弯曲部分、连接到所述第一弯曲部分的第一直线部分、以及连接到所述第一弯曲部分的第一中介部分。所述接触插塞可以与所述第一弯曲部分交叠。
-
公开(公告)号：CN118632521A
公开(公告)日：2024-09-10
申请号：CN202311392886.4
申请日：2023-10-25
Applicant: 三星电子株式会社
Inventor： 安濬爀
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，所述衬底包括单元有源区域；字线，所述字线位于所述单元有源区域上；位线，所述位线电连接到所述单元有源区域；连接结构，所述连接结构位于所述字线中；以及字线接触插塞，所述字线接触插塞与所述连接结构接触。所述字线可以包括栅电极，并且所述连接结构可以设置在所述栅电极上。所述连接结构和所述栅电极可以包括彼此不同的材料。
-
-
公开(公告)号：CN116963497A
公开(公告)日：2023-10-27
申请号：CN202310465058.2
申请日：2023-04-26
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置。所述半导体装置包括：基底，包括有源区域，有源区域包括第一区域和第二区域；位线，在基底上沿第一方向延伸，并且电连接到有源区域的第一区域；间隔结构，设置在位线的侧表面上；接触结构，设置在间隔结构的侧表面上，并且电连接到有源区域的第二区域；以及数据存储结构，设置在接触结构上，并且电连接到接触结构。接触结构包括：导电接触层，包括第一部分和设置在第一部分上的第二部分；阻挡层，围绕导电接触层的第一部分；以及气隙，围绕导电接触层的第二部分。
-
公开(公告)号：CN116801614A
公开(公告)日：2023-09-22
申请号：CN202310068153.9
申请日：2023-01-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置可以包括：隔离图案，在基底中并且限定基底的第一有源部分和基底的第二有源部分；第一位线，与第一有源部分的中心交叉；第二位线，与第二有源部分的中心交叉；位线接触件，在第一位线与第一有源部分的中心之间；以及存储节点垫，在第二有源部分的端部上。第一有源部分和第二有源部分可以彼此间隔开。第一有源部分的中心可以与第二有源部分的端部相邻。第一位线的底表面的水平可以低于第二位线的底表面的水平。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.117 seconds)
