-
公开(公告)号：CN118434129A
公开(公告)日：2024-08-02
申请号：CN202311511610.3
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H10B63/00 , H10B63/10 , H01L23/498 , H01L23/528
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。
-
公开(公告)号：CN112768451A
公开(公告)日：2021-05-07
申请号：CN202011005023.3
申请日：2020-09-22
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体器件，包括：衬底，沿第一方向顺序布置的单元区域、边界区域、外围区域；有源图案，在单元区域中沿第二方向延伸，第二方向相对于第一方向形成第一锐角；以及边界图案，在单元区域中且与边界区域直接相邻。边界图案包括沿第二方向延伸的第一侧表面和从第一侧表面沿第三方向延伸的第一边界表面，第三方向与第一方向垂直，且第一边界表面限定单元区域和边界区域之间的边界。
-
公开(公告)号：CN118829203A
公开(公告)日：2024-10-22
申请号：CN202311592765.4
申请日：2023-11-27
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：衬底，所述衬底包括在第一方向上彼此相邻的单元块区域和外围区域；有源图案，所述有源图案位于所述单元块区域上；位线，所述位线设置在所述有源图案上并且在所述第一方向上延伸；第一绝缘结构，所述第一绝缘结构与所述位线接触；以及接触插塞，所述接触插塞电连接到所述位线。所述位线可以包括第一弯曲部分、连接到所述第一弯曲部分的第一直线部分、以及连接到所述第一弯曲部分的第一中介部分。所述接触插塞可以与所述第一弯曲部分交叠。
-
公开(公告)号：CN115589721A
公开(公告)日：2023-01-10
申请号：CN202210656633.2
申请日：2022-06-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种集成电路器件，包括：多条位线，在衬底上沿与衬底的上表面平行的第一方向延伸；多个绝缘封盖结构，分别布置在多条位线上，沿第一方向延伸，并且包括第一绝缘材料；导电插塞，位于衬底上的多条位线中的两条相邻位线之间；顶部封盖层，布置在多个绝缘封盖结构上，并且包括与第一绝缘材料不同的第二绝缘材料；以及着落焊盘，布置在导电插塞上，并布置在多个绝缘封盖结构中的对应的绝缘封盖结构的侧壁上和顶部封盖层上。
-
公开(公告)号：CN108538804B
公开(公告)日：2021-06-08
申请号：CN201810251036.5
申请日：2013-05-21
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L27/02 , H01L27/108
Abstract: 本发明公开了具有限定有源区的线型沟道的半导体装置及其形成方法，其中该半导体装置包括：彼此平行的多个平行沟槽；彼此平行的多个交叉沟槽；由平行沟槽和交叉沟槽限定的多个有源区；跨过有源区的多条下导线；彼此平行的多条上导线，交叉下导线且跨越有源区；以及连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。
-
Patent Agency Ranking
公开(公告)号：CN103377905A
公开(公告)日：2013-10-30
申请号：CN201310148163.X
申请日：2013-04-25
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L29/42312 , H01L27/0207 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L29/4236 , H01L29/66621
Abstract: 一种制造半导体装置的方法，包括：在衬底中形成第一和第二平行场区，平行场区沿第一方向延伸；分别在衬底中形成的第一和第二栅沟槽中形成第一和第二栅盖层；部分地去除栅盖层，使得第一焊盘孔被扩大以与掩埋在衬底中的栅盖层部分地交迭；在第一空间形成焊盘材料层；和通过平坦化焊盘材料层到盖层的上表面的水平，形成位线接触焊盘。
-
公开(公告)号：CN118574411A
公开(公告)日：2024-08-30
申请号：CN202410216344.X
申请日：2024-02-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：装置隔离层，其在第一水平方向上延伸并且在与第一水平方向相交的第二水平方向上彼此间隔开；有源区，其在装置隔离层之间并且在第一水平方向上彼此间隔开；绝缘结构，其在有源区之间；以及栅极结构，其在第一水平方向和第二水平方向之间的第三水平方向上延伸并且与有源区相交，其中，每个有源区的彼此相邻的两个侧表面限定锐角，并且其中，绝缘结构中的至少一个的至少一部分在有源区中的相应的一对有源区之间以及在装置隔离层中的相应的一对装置隔离层之间，并且在第一水平方向上与有源区中的相应的一对有源区重叠。
-
公开(公告)号：CN118540941A
公开(公告)日：2024-08-23
申请号：CN202410184219.5
申请日：2024-02-19
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：衬底，其具有多个有源区并且限定多个第一栅极沟槽和多个第二栅极沟槽，多个第一栅极沟槽和多个第二栅极沟槽穿过多个有源区并且在第一水平方向上延伸；多个栅极结构，多个栅极结构包括在多个第一栅极沟槽内的多个第一栅极结构和在多个第二栅极沟槽内的多个第二栅极结构；位线结构，其穿过多个栅极结构，并且在与第一水平方向交叉的第二水平方向上延伸；以及接触插塞，其设置在位线结构的侧表面上。多个第一栅极结构的截面面积不同于多个第二栅极结构的截面面积。
-
公开(公告)号：CN112614776A
公开(公告)日：2021-04-06
申请号：CN202011005118.5
申请日：2020-09-22
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/308 , H01L21/8242 , H01L27/108
Abstract: 一种制造集成电路器件的方法包括：在衬底上方，形成在与衬底的顶表面平行的第一方向上延伸并且在第二方向上以第一间距布置的第一硬掩模图案；使用第一硬掩模图案作为蚀刻掩模在衬底中形成多个第一沟槽；在多个第一沟槽的内壁上形成多个第一栅电极；在衬底上方，形成在第一方向上延伸并且在第二方向上以第二间距布置的第二硬掩模图案；使用第二硬掩模图案作为蚀刻掩模在衬底中形成多个第二沟槽，该多个第二沟槽中的每个第二沟槽设置在两个相邻的第一沟槽之间；以及在多个第二沟槽的内壁上形成多个第二栅电极。
-
公开(公告)号：CN112582417A
公开(公告)日：2021-03-30
申请号：CN202010867759.5
申请日：2020-08-26
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体器件，所述半导体器件包括：器件隔离层，限定第一有源区域和第二有源区域；掩埋接触件，连接到第二有源区域；以及第一位线结构和第二位线结构，设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.031 seconds)
