-
公开(公告)号：CN107534054A
公开(公告)日：2018-01-02
申请号：CN201580078990.3
申请日：2015-11-06
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/66 , H01L27/04 , H01L29/12 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 漂移层(20)由宽带隙半导体形成。第1阱区域(30)设置在漂移层(20)上。源极区域(40)设置在第1阱区域(30)的每一个之上。栅极绝缘膜(50)设置在第1阱区域(30)上。第1电极(80)与源极区域(40)相接，具有能够在第1阱区域(30)之间向漂移层(20)进行单极通电的二极管特性。第2阱区域(31)设置在漂移层(20)上。第2电极(81)与第2阱区域(31)相接，从栅极电极(82)以及第1电极(80)分离。
-
公开(公告)号：CN103715273B
公开(公告)日：2016-08-31
申请号：CN201310464808.0
申请日：2013-10-08
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0619 , H01L29/0638 , H01L29/402 , H01L29/8611
Abstract: 本发明提供一种半导体装置。在半导体装置(1)中，在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式，形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域，以由p+型扩散区域(3a)夹持的方式形成。
-
公开(公告)号：CN111480239B
公开(公告)日：2023-09-15
申请号：CN201880079668.6
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/872
Abstract: 在内置有肖特基二极管的SiC－MOSFET中，有时形成于终端部的第2阱区域进行双极型通电而耐压下降。在本发明中，在内置有肖特基二极管的SiC－MOSFET中，使形成于终端部的第2阱区域与源极电极非欧姆连接，在形成于隔着栅极绝缘膜而与栅极电极对置的区域的第2阱区域的表层部形成杂质浓度比第2阱区域低的电场缓和层。
-
公开(公告)号：CN115053351A
公开(公告)日：2022-09-13
申请号：CN202080095628.8
申请日：2020-02-13
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/12 , H01L21/336 , H01L29/872
Abstract: 本公开的碳化硅半导体装置的制造方法具备：在碳化硅层的上方的一部分形成绝缘膜的工序；与绝缘膜邻接地在上述碳化硅层上形成欧姆电极的工序；除去欧姆电极上的氧化层的工序；在欧姆电极与绝缘膜邻接的一侧的相反侧开口、在除去了氧化层的欧姆电极上以及绝缘膜上形成掩模的工序；以及在形成了掩模的状态下利用氢氟酸对被蚀刻膜进行湿蚀刻的工序。根据本公开的碳化硅半导体装置的制造方法，能够制造缺陷少的碳化硅半导体装置。
-
公开(公告)号：CN110352497B
公开(公告)日：2022-05-13
申请号：CN201880010571.X
申请日：2018-02-22
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/872
Abstract: 在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。
-
Patent Agency Ranking
公开(公告)号：CN111466031A
公开(公告)日：2020-07-28
申请号：CN201880078526.8
申请日：2018-08-23
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时无法充分降低向终端区域的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC-MOSFET中，在最接近终端区域的活性区域的阱区域与终端区域的阱区域之间的离开区域之上，隔着膜厚比活性区域的栅极绝缘膜大的第2绝缘膜设置栅极电极，第2阱区域未与源极电极欧姆连接，从而防止元件的可靠性降低。
-
公开(公告)号：CN110352497A
公开(公告)日：2019-10-18
申请号：CN201880010571.X
申请日：2018-02-22
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/872
Abstract: 在内置肖特基二极管的SiC－MOSFET中，有时形成于末端部的第2阱区域进行双极型通电而末端部的耐压下降。在内置肖特基二极管的SiC－MOSFET中，在形成于末端部的栅极焊盘的下部的第2阱区域上设置与第2阱区域进行肖特基连接等非欧姆连接的源极电极。第2阱区域不与源极电极进行欧姆连接，从而抑制末端部的耐压下降。
-
公开(公告)号：CN110337725A
公开(公告)日：2019-10-15
申请号：CN201880012296.5
申请日：2018-02-22
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/872
Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时形成于终端部的第2阱区域双极性通电而耐压降低。在内置肖特基二极管的SiC-MOSFET中，在形成于终端部的第2阱区域上，设置与第2阱区域肖特基连接的导电性层，使导电性层与MOSFET的源电极电连接。设置仅使导电性层和源电极连接的导电性层接触孔。
-
公开(公告)号：CN108886038A
公开(公告)日：2018-11-23
申请号：CN201680084166.3
申请日：2016-04-11
Applicant: 三菱电机株式会社
Abstract: 本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备：第2导电类型的第1阱区域(31)；第2导电类型的第2阱区域(32)，在俯视时夹着多个第1阱区域整体而设置，面积比各个第1阱区域大；第2导电类型的第3阱区域(33)，在俯视时夹着第2阱区域而设置，面积比第2阱区域大；以及第1导电类型的分断区域(25)，设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。
-
公开(公告)号：CN103715273A
公开(公告)日：2014-04-09
申请号：CN201310464808.0
申请日：2013-10-08
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0619 , H01L29/0638 , H01L29/402 , H01L29/8611 , H01L29/861 , H01L29/0684 , H01L29/36
Abstract: 本发明提供一种半导体装置。在半导体装置(1)中，在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式，形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域，以由p+型扩散区域(3a)夹持的方式形成。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.025 seconds)
