-
公开(公告)号：CN111466032B
公开(公告)日：2023-08-18
申请号：CN201880079413.X
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。
-
公开(公告)号：CN114342089A
公开(公告)日：2022-04-12
申请号：CN201980099839.6
申请日：2019-09-06
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于：在碳化硅半导体装置中，通过缓和在回流动作时施加到终端阱区域的电压，抑制双极性通电。SiC‑MOSFET101在漂移层(20)的表层具备都为第2导电类型的、多个第1阱区域(30)、第2阱区域(31)、第3阱区域(32)。第3阱区域(32)设置于第2阱区域(31)的与第1阱区域(30)相反的一侧。包括第1阱区域(30)的组件单元内置单极性型二极管。SiC‑MOSFET101具备与单极性型二极管和欧姆电极(70)连接、不与第2阱区域(31)以及第3阱区域(32)欧姆连接的源极电极(80)。
-
公开(公告)号：CN111480239A
公开(公告)日：2020-07-31
申请号：CN201880079668.6
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/872
Abstract: 在内置有肖特基二极管的SiC－MOSFET中，有时形成于终端部的第2阱区域进行双极型通电而耐压下降。在本发明中，在内置有肖特基二极管的SiC－MOSFET中，使形成于终端部的第2阱区域与源极电极非欧姆连接，在形成于隔着栅极绝缘膜而与栅极电极对置的区域的第2阱区域的表层部形成杂质浓度比第2阱区域低的电场缓和层。
-
公开(公告)号：CN105378903B
公开(公告)日：2018-02-13
申请号：CN201380078117.5
申请日：2013-07-08
Applicant: 三菱电机株式会社
IPC: H01L21/329 , H01L29/06 , H01L29/861 , H01L29/868
CPC classification number: H01L29/861 , H01L29/0619 , H01L29/0638 , H01L29/0661 , H01L29/0696 , H01L29/0834 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/402 , H01L29/7395 , H01L29/8611 , H01L2924/12036
Abstract: n‑型半导体衬底(1)具有有源区域和终端区域，该终端区域与有源区域相比配置在外侧。在有源区域，在n‑型半导体衬底(1)的上表面的一部分形成有p+型阳极层(2)。在终端区域，在n‑型半导体衬底(1)的上表面形成有多个p+型保护环层(3)。在n‑型半导体衬底(1)的下表面形成有n+型阴极层(5)。阳极电极(6)与p+型阳极层(2)连接。金属制的阴极电极(7)与n+型阴极层(5)连接。在终端区域，n+型阴极层(5)被挖除而形成凹部(8)。阴极电极(7)也形成在凹部(8)内。
-
公开(公告)号：CN104241155B
公开(公告)日：2017-08-18
申请号：CN201410253353.2
申请日：2014-06-09
Applicant: 三菱电机株式会社
CPC classification number: H01L22/14 , G01R31/129 , H01L29/0619 , H01L29/063 , H01L29/739 , H01L29/861
Abstract: 本发明的目的在于提供一种半导体装置的检查方法，其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有：第1检查工序，在该工序中，对在衬底(14)上形成有单元构造(10)和终端构造(12)的半导体装置的耐压进行检查，该单元构造(10)用于流过主电流，该终端构造(12)包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底上方由绝缘膜(36)和/或半绝缘膜(38)形成的表面层(39)的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。
-
Patent Agency Ranking
公开(公告)号：CN102760760A
公开(公告)日：2012-10-31
申请号：CN201210138450.8
申请日：2012-04-25
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7397 , H01L29/0619
Abstract: 本发明得到能提高断开动作时的电流截断能力并降低导通电压的半导体装置。在设有IGBT的晶体管区域与配置在其周围的终端区域之间配置有抽取区域。在抽取区域中，在N-型漂移层(1)上设有P型层(11)。P型层(11)与发射极电极(9)连接。在P型层(11)上隔着绝缘膜(12)设有伪栅极电极(13)。伪栅极电极(13)与栅极电极(7)连接。终端区域中的载流子的寿命短于晶体管区域及抽取区域中的载流子的寿命。
-
公开(公告)号：CN111466031B
公开(公告)日：2023-06-30
申请号：CN201880078526.8
申请日：2018-08-23
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时无法充分降低向终端区域的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，在最接近终端区域的活性区域的第1阱区域与终端区域的第2阱区域之间的离开区域之上，隔着膜厚比活性区域的栅极绝缘膜大的第2绝缘膜设置栅极电极，第2阱区域未与源极电极欧姆连接，从而防止元件的可靠性降低。
-
公开(公告)号：CN108886038B
公开(公告)日：2023-05-02
申请号：CN201680084166.3
申请日：2016-04-11
Applicant: 三菱电机株式会社
Abstract: 本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备：第2导电类型的第1阱区域(31)；第2导电类型的第2阱区域(32)，在俯视时夹着多个第1阱区域整体而设置，面积比各个第1阱区域大；第2导电类型的第3阱区域(33)，在俯视时夹着第2阱区域而设置，面积比第2阱区域大；以及第1导电类型的分断区域(25)，设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。
-
公开(公告)号：CN107534054B
公开(公告)日：2020-08-18
申请号：CN201580078990.3
申请日：2015-11-06
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/66 , H01L27/04 , H01L29/12 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 漂移层(20)由宽带隙半导体形成。第1阱区域(30)设置在漂移层(20)上。源极区域(40)设置在第1阱区域(30)的每一个之上。栅极绝缘膜(50)设置在第1阱区域(30)上。第1电极(80)与源极区域(40)相接，具有能够在第1阱区域(30)之间向漂移层(20)进行单极通电的二极管特性。第2阱区域(31)设置在漂移层(20)上。第2电极(81)与第2阱区域(31)相接，从栅极电极(82)以及第1电极(80)分离。
-
公开(公告)号：CN111466032A
公开(公告)日：2020-07-28
申请号：CN201880079413.X
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC-MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.026 seconds)
