半导体装置及半导体装置的制造方法

    公开(公告)号:CN116779610A

    公开(公告)日:2023-09-19

    申请号:CN202310228549.5

    申请日:2023-03-10

    Abstract: 本发明的目的在于提供能够抑制制造成本的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有:第1导电型的半导体基板,其规定有单元区域、单元区域的外缘的区域即镇流电阻区域和将镇流电阻区域包围的末端区域;第1绝缘膜,其配置于半导体基板的表面之上,在单元区域具有第1开口部,并且在镇流电阻区域具有至少1个第2开口部;第2绝缘膜,其被填充于第2开口部;第2导电型的第1杂质层,其配置于半导体基板中的第1开口部之下的表面;第2导电型的第2杂质层,其配置于半导体基板中的第2开口部之下的表面;以及导电膜,其从半导体基板的第1开口部的表面至末端区域地配置。

    半导体装置的检查方法
    4.
    发明授权

    公开(公告)号:CN104241155B

    公开(公告)日:2017-08-18

    申请号:CN201410253353.2

    申请日:2014-06-09

    Abstract: 本发明的目的在于提供一种半导体装置的检查方法,其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有:第1检查工序,在该工序中,对在衬底(14)上形成有单元构造(10)和终端构造(12)的半导体装置的耐压进行检查,该单元构造(10)用于流过主电流,该终端构造(12)包围该单元构造;电荷去除工序,在该第1检查工序之后,在该电荷去除工序中,将该终端构造的在该衬底上方由绝缘膜(36)和/或半绝缘膜(38)形成的表面层(39)的电荷去除;以及第2检查工序,在该电荷去除工序之后,在该第2检查工序中,对该半导体装置的耐压进行检查。

    半导体装置的检查方法
    6.
    发明公开

    公开(公告)号:CN104241155A

    公开(公告)日:2014-12-24

    申请号:CN201410253353.2

    申请日:2014-06-09

    Abstract: 本发明的目的在于提供一种半导体装置的检查方法,其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有:第1检查工序,在该工序中,对在衬底(14)上形成有单元构造(10)和终端构造(12)的半导体装置的耐压进行检查,该单元构造(10)用于流过主电流,该终端构造(12)包围该单元构造;电荷去除工序,在该第1检查工序之后,在该电荷去除工序中,将该终端构造的在该衬底上方由绝缘膜(36)和/或半绝缘膜(38)形成的表面层(39)的电荷去除;以及第2检查工序,在该电荷去除工序之后,在该第2检查工序中,对该半导体装置的耐压进行检查。

    半导体装置以及半导体装置的制造方法

    公开(公告)号:CN119545854A

    公开(公告)日:2025-02-28

    申请号:CN202410897872.6

    申请日:2024-07-05

    Abstract: 本公开的目的在于抑制在半导体装置中终端构造所使用的金属的腐蚀。半导体基板(1)具备:第1导电型的多个第1终端半导体层(12),在第1终端区域(22)中设置于漂移层(10)的第1主面S1侧的表层;第2导电型的第2终端半导体层(13),在第2终端区域(23)中的半导体基板1的端部被设置于漂移层(10)的第1主面(S1)侧的表层。半导体装置(101)具备:第1绝缘层(2),在第1终端区域(22)中设置于第1主面S1上;多个第1终端电极层(5),设置于第1主面S1上并与多个第1终端半导体层(12)导通;第2终端电极层(6),设置于第1主面S1上并与第2终端半导体层(13)导通;第2绝缘层(3),设置于第1主面S1上,与最外侧的第1终端半导体层(12)以及第2终端半导体层(13)接触;以及密封件(9),与第2绝缘层(3)的上表面接触。

    半导体装置
    8.
    发明授权

    公开(公告)号:CN103715273B

    公开(公告)日:2016-08-31

    申请号:CN201310464808.0

    申请日:2013-10-08

    Abstract: 本发明提供一种半导体装置。在半导体装置(1)中,在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式,形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域,以由p+型扩散区域(3a)夹持的方式形成。

Patent Agency Ranking