-
公开(公告)号：CN104659031A
公开(公告)日：2015-05-27
申请号：CN201310589766.3
申请日：2013-11-20
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L27/08 , H01L21/822 , H01L21/02
Abstract: 本发明公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，包括不同电容密度的MOS电容，其中对需要采用较厚电容介质层的小电容密度的MOS电容一的电容介质层采用硅局部氧化层来实现、而对需要采用较薄电容介质层的大电容密度的MOS电容二的电容介质层采用形成于硅表面的介质层来实现，本发明的硅局部氧化层是通过在硅衬底中刻蚀形成沟槽并氧化形成的。MOS电容一和二的下极板都由重掺杂的硅衬底组成，MOS电容一和二的上极板由相同的正面金属刻蚀后形成。本发明还公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。本发明能够使工艺流程比较简单易于实施，并使器件性能更加稳定。
-
公开(公告)号：CN103035514B
公开(公告)日：2015-04-08
申请号：CN201210152488.0
申请日：2012-05-16
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/316
Abstract: 本发明公开了一种RFLDMOS中形成厚氧化硅隔离层的制造方法，在P型硅衬底上生长P型外延，并在其上生长ON叠层，光刻和干刻ON叠层形成场氧开口，在硅层中刻蚀形成凹进；淀积氧化硅层并进行光刻和干刻，间隔打开氧化硅层并刻蚀深沟槽；相邻深沟槽之间的侧壁厚度为常规场氧厚度的0.5～0.7，深沟槽宽度等于侧壁厚度加0.2～1.0μm；刻蚀去除氧化硅层；对硅片进行场氧化并消耗侧壁；淀积氧化硅并填充深沟槽，氧化硅高于氮化硅层；打开有氮化硅层的区域，化学机械平坦化去除氮化硅层上的氧化硅，平坦化其余位置的氧化硅；去除氮化硅层和氧化硅热氧层。本发明隔离结构的厚度大大提高，整个晶片表面形貌平整，降低了后续工艺的缺陷，流程简单易行，最小化工艺成本。
-
公开(公告)号：CN104465772A
公开(公告)日：2015-03-25
申请号：CN201410628269.4
申请日：2014-11-10
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/28 , H01L21/265
CPC classification number: H01L29/7816 , H01L29/41725 , H01L29/66681
Abstract: 本发明公开了一种射频LDMOS器件，包括重掺杂漏极，在重掺杂漏极上具有漏极金属电极；所述漏极金属电极的底部与重掺杂漏极相接触并将重掺杂漏极电性引出。本发明还公开了所述射频LDMOS器件的制造方法。本发明的射频LDMOS器件中，在重掺杂漏极中不再形成漏极金属硅化物，因此抬高了重掺杂漏极的上表面，并基本不消耗重掺杂漏极的硅。这样便可以尽量增大栅极金属硅化物的厚度以减小栅极电阻，而不会影响漏端区域的功能，从而减小射频RFLDMOS反向击穿时漏电流并确保击穿电压稳定。本发明的射频LDMOS器件中，在重掺杂漏极中不再形成漏极金属硅化物，还可以减小重掺杂漏极的宽度，从而降低源漏电容Cds，提高器件的效率及非线性度。
-
公开(公告)号：CN103872126A
公开(公告)日：2014-06-18
申请号：CN201210553019.X
申请日：2012-12-18
Applicant: 上海华虹宏力半导体制造有限公司
CPC classification number: H01L29/7827 , H01L29/0603 , H01L29/4236
Abstract: 本发明公开了一种沟槽型功率MOSFET器件，包括用于形成栅极的由深沟槽一组成的阵列结构一阵列结构一包括多个行和多个列，深沟槽一的长度方向和行方向相同，每一行的深沟槽一等间距排列；在列的方向上，各行深沟槽一等间距排列，相邻两行的各深沟槽一存在交叉，相间隔的两行的各深沟槽一对齐。本发明能有效释放深沟槽产生的应力、降低位错的产生。
-
公开(公告)号：CN115963324A
公开(公告)日：2023-04-14
申请号：CN202211442999.6
申请日：2022-11-17
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明公开了一种高效率测试耐高压大电容的系统及方法，该方法包括如下步骤：步骤S1，以设定低电压筛除不合格的待测器件，所述待测器件为耐高压的大电容器件；步骤S2，利用电流源向合格的待测器件注入电流以降低测试电路的RC延迟效应；步骤S3，对所述待测器件加高压测量所述待测器件的漏电流，并根据器件标准进行测试结果判定。通过本发明，可实现减少DTC电容器件等耐高压的大电容器件的测试时间，达到高速测试大电容器件的目的。
-
Patent Agency Ranking
公开(公告)号：CN115241162A
公开(公告)日：2022-10-25
申请号：CN202211032713.7
申请日：2022-08-26
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明提供一种深沟槽电容器及其制造方法，提供衬底，在衬底中形成深沟槽；在深沟槽中和衬底表面形成堆叠的氧化层和多晶硅层；依次以衬底和多晶硅层为刻蚀停止层，对堆叠的氧化层和多晶硅层进行刻蚀以形成开口；在开口的两端形成侧墙；沉积形成一金属前介质层，金属前介质层的上表面高于所述侧墙的顶部表面；刻蚀金属前介质层形成接触孔并在接触孔中填充金属；在金属前介质层和接触孔表面形成金属层，金属层通过接触孔与衬底和所述多晶硅层连接。本发明有源区多晶硅的刻蚀采用一步刻蚀，不容易出现由于单步刻蚀导致的漏电，并且实现了高密度电容，而且相比与传统的DTC版图设计，本发明电容器电极各级的引出更加均匀，提高了电容器性能和良率。
-
公开(公告)号：CN114242593A
公开(公告)日：2022-03-25
申请号：CN202111520626.1
申请日：2021-12-13
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/336 , H01L23/552 , H01L29/78
Abstract: 本发明提供一种RFLDMOS器件及其制造方法，提供衬底，衬底上设置有外延层；在外延层上方依次淀积第一层介质层和第一层法拉第屏蔽层；利用光刻刻蚀工艺形成第一层法拉第屏蔽罩；淀积第二层介质层，并利用光刻刻蚀工艺去除覆盖第一层法拉第屏蔽罩的部分第二层介质层，使部分第一层法拉第屏蔽罩裸露；淀积第二层法拉第屏蔽层，并利用光刻刻蚀工艺形成第二层法拉第屏蔽罩，第一层法拉第屏蔽罩和第二层法拉第屏蔽罩形成互联结构；淀积金属前介质层，形成下沉通道和接触孔。本发明解决了高频下现有法拉第屏蔽罩的寄生电阻易引起较大反馈电容并引入非线性的问题；达到了改善高频下RFLDMOS器件的反馈电容和线性度，提升RFLDMOS器件的宽带性能的效果。
-
公开(公告)号：CN111370312A
公开(公告)日：2020-07-03
申请号：CN202010210606.3
申请日：2020-03-24
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/336 , H01L29/423
Abstract: 本申请公开了一种RFLDMOS器件的制作方法，涉及半导体制造领域。该方法包括在衬底上形成多晶硅层；根据第一掩膜版定义的图形刻蚀多晶硅层，形成多晶硅栅和辅助栅，若干个辅助栅排列在间距大于预定距离的两个相邻的多晶硅栅之间；根据第二掩膜版定义的图形刻蚀去除辅助栅；在衬底内形成漂移区和体区；在漂移区内形成漏区，在体区内形成源区；解决了RFLDMOS器件的栅极侧壁形貌稳定性不高的问题；达到了提高RFLDMOS器件的栅极侧壁形貌的稳定性，保证沟道浓度，提高阈值电压稳定性的效果。
-
公开(公告)号：CN104425261B
公开(公告)日：2018-02-06
申请号：CN201310365031.2
申请日：2013-08-20
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/336
Abstract: 本发明公开了一种射频LDMOS器件的制造方法，在制作法拉第屏蔽层下方的氧化层时，使用热氧代替现有的淀积氧化层来作为法拉第环下面的氧化层，同时采用高掺杂的多晶硅作为漏极，可以增加漏极长度，提高器件的击穿电压和表面特性。
-
公开(公告)号：CN103872126B
公开(公告)日：2016-12-28
申请号：CN201210553019.X
申请日：2012-12-18
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明公开了一种沟槽型功率MOSFET器件，包括用于形成栅极的由深沟槽一组成的阵列结构一阵列结构一包括多个行和多个列，深沟槽一的长度方向和行方向相同，每一行的深沟槽一等间距排列；在列的方向上，各行深沟槽一等间距排列，相邻两行的各深沟槽一存在交叉，相间隔的两行的各深沟槽一对齐。本发明能有效释放深沟槽产生的应力、降低位错的产生。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.058 seconds)
