公开(公告)号：CN118973378A

公开(公告)日：2024-11-15

申请号：CN202411036254.9

申请日：2024-07-31

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 孙孝翔 ,  刘立成 ,  遇寒 ,  黄景丰 ,  伍熙阳 ,  袁贇

IPC: H10N97/00 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明提供一种深沟槽电容结构，一基板的一掺杂区，具有二维的沟槽阵列定义于其中，该二维的沟槽阵列具有定义于其中的多个由第一至四区段组成的田字形结构，第一至四区段中均设置有多个凹槽；设置于凹槽中至少一层的导电层结构；覆盖导电层结构的层间介质层；多个第一接触窗，连接至所需导电层结构的一露出的顶表面，第一接触窗设置在第一、三区段和第二、四区段之间；多个第二接触窗，连接至所需导电层结构的一露出的顶表面，第二接触窗设置在第一、二区段和第三、四区段之间；多个第三接触窗，连接至所需导电层结构的一露出的顶表面。本发明提升了沟槽区段图形排布密度，进而提升了深沟槽电容器件电容密度；避免了晶圆出现翘曲问题。

公开(公告)号：CN118763076A

公开(公告)日：2024-10-11

申请号：CN202410867445.3

申请日：2024-06-28

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 史春昌 ,  段雪飞 ,  伍熙阳 ,  遇寒 ,  黄景丰 ,  杨继业

IPC: H01L23/64 ,  H01L23/522 ,  H10N97/00

Abstract: 公开了一种DTC器件的制备方法，包括：提供一衬底，该衬底中形成有沟槽，该沟槽的深度和宽度的比值大于4；在衬底和沟槽的表面依次形成至少一层MIM电容多层膜结构，该MIM电容多层膜结构从下而上依次包括下电极层、介质层和上电极层；其中，在形成下电极层和上电极层的过程中，依次通过ALD工艺和PVD工艺沉积金属层形成下电极层或上电极层。本申请通过在DTC器件的制备过程中，依次通过ALD工艺和PVD工艺沉积金属层形成MIM电容的下电极层或上电极层，从而解决了仅通过PVD工艺沉积金属层所造成的沟槽的侧壁和底部覆盖薄膜的厚度较薄的问题，同时也解决了仅通过ALD工艺沉积金属层所造成的生产成本高且电阻率高的问题，在保持产品的生产成本的同时提高了产品良率。

公开(公告)号：CN118692983A

公开(公告)日：2024-09-24

申请号：CN202410677849.6

申请日：2024-05-28

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC: H01L21/768

Abstract: 本发明提供一种硅通孔的集成方法，提供衬底，在衬底上形成有集成电路器件，形成覆盖集成电路器件单的层间介质层，利用光刻、刻蚀的方法在层间介质层上形成与集成电路器件相连通的接触孔，利用淀积、研磨的方法形成填充接触孔的牺牲层；利用光刻、刻蚀的方法在层间介质层及其下方的衬底上形成硅通孔，形成填充硅通孔的电介质层和第一金属层；去除牺牲层，形成填充接触孔且与第一金属层形成电接触的第二金属层。本发明在器件的接触孔制作完成的同时与硅通孔连接，最终将硅通孔与器件集成在一起，节省了接触孔的制作成本，从而降低了硅通孔与器件集成制造成本。

公开(公告)号：CN118098957A

公开(公告)日：2024-05-28

申请号：CN202410182062.2

申请日：2024-02-18

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC: H01L21/331 ,  H01L29/165

Abstract: 本发明提供一种HBT器件的制造方法，提供衬底，衬底作为集电极，衬底上形成有STI以定义出有源区，在衬底上依次形成第一至四电介质层；在第二至四电介质层上形成位于有源区上方的沟槽；在沟槽、第四电介质层上形成第五电介质层，刻蚀第五电介质层使其保留在沟槽的侧壁；去除沟槽下方部分的第一电介质层，使得沟槽形成为倒T形的结构，之后利用外延工艺在沟槽底部形成外延层，使得外延层自下而上生长，外延层作为基区；形成覆盖沟槽的第一多晶硅层，之后在第一多晶硅层上形成光刻胶层。本发明利用牺牲氮化硅层自对准(SLSA)工艺，一方面大大降低了SiGe外延工艺的难度，另一方面可有效降低外基区的连接电阻，从而达到进一步提升器件性能的目的。

公开(公告)号：CN113782491B

公开(公告)日：2024-01-23

申请号：CN202111011356.1

申请日：2021-08-31

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈曦 ,  黄景丰 ,  杨继业

IPC: H01L21/768

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种接触孔的制作方法和结构。该接触孔的制作方法包括以下步骤：提供形成有通孔的半导体器件；通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层；经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层；通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层；通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层；位于所述通孔中的三扩散阻挡层的内表面包围形成金属填充空间；经过第二热退火处理后，向所述金属填充空间中填充金属。

公开(公告)号：CN117423614A

公开(公告)日：2024-01-19

申请号：CN202311411753.7

申请日：2023-10-27

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 段雪飞 ,  史春昌 ,  黄静娴 ,  杨飘 ,  陈曦 ,  黄景丰

IPC: H01L21/285 ,  H01L21/331 ,  H01L29/737

Abstract: 本申请涉及异质结双极晶体管自对准硅化物的形成方法。该方法包括：制作异质结双极晶体管，在发射区结构侧壁位置处的第二介质层上形成第二侧墙；在第二介质层上形成外基区光刻胶层，通过外基区光刻胶层定义外基区图案；基于带有外基区图案的外基区光刻胶层，刻蚀第二介质层和基极引出层，剩余基极引出层形成外基区结构；沉积金属硅化阻挡层，金属硅化阻挡层的材质为氮化硅；选择性刻蚀金属硅化物阻挡层，使得异质结双极晶体管外露；刻蚀去除异质结双极晶体使得集电极引出区、外基区结构和发射区结构的上表面外露；采用自对准工艺使得异质结双极晶体管中外露的集电极引出区、外基区结构和发射区结构的上表面上形成金属硅化物。

公开(公告)号：CN115394838A

公开(公告)日：2022-11-25

申请号：CN202211134855.4

申请日：2022-09-19

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 刘丙永 ,  陈曦 ,  黄景丰 ,  杨继业

IPC: H01L29/06 ,  H01L29/165 ,  H01L29/737 ,  H01L21/331

Abstract: 本发明提供一种锗硅异质结晶体管的制造方法，提供衬底，衬底上形成有STI以定义出有源区，在衬底上形成第一电介质层，在第一电介质层上形成第一多晶硅层，在第一多晶硅层上形成第二电介质层，之后通过光刻、刻蚀去除部分第二电介质层和第一多晶硅层，以形成位于有源区上的第一叠层；在第一电介质层、叠层上形成第三电介质层，打开STI与叠层间的第三电介质层，使得其下方的第一电介质层裸露，之后刻蚀去除裸露的第一电介质层，用以形成第一凹槽；在第一凹槽的底部形成第一外延层，在第一外延层、第三电介质层上形成第四电介质层。本发明的方法只通过自下而上方向的外延即可将SiGe层与栅极层连接起来。

公开(公告)号：CN111883427A

公开(公告)日：2020-11-03

申请号：CN202010685505.1

申请日：2020-07-16

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黄景丰 ,  陈曦 ,  史稼峰 ,  李冰

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737

Abstract: 本申请公开了一种HBT器件的制造方法及器件，该方法包括：提供一衬底，衬底中形成有集电区，集电区中形成有环绕的隔离层，集电区上形成有基区，基区上方形成有环绕的第一介质层；沉积形成第一多晶硅层，第一多晶硅层填充第一介质层环绕形成的发射区窗口，第一多晶硅层的厚度为50纳米至300纳米；对第一多晶硅层进行刻蚀；对刻蚀后的第一多晶硅层进行退火处理，形成发射区多晶硅。本申请通过在HBT器件的发射区窗口形成后，沉积形成50纳米以上的厚的第一多晶硅层，从而使第一多晶硅层充满发射区窗口解决了由于多晶硅层较薄所导致的在发射区窗口处形成缝隙的问题。

公开(公告)号：CN104715084B

公开(公告)日：2017-08-08

申请号：CN201310674957.X

申请日：2013-12-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黄景丰

IPC: G06F17/50

Abstract: 本发明公开了一种锗硅异质结晶体管的大信号模型方法，包括步骤：建立Gummel‑Poon模型；建立由Gummel‑Poon模型外加第二基极、集电极、发射极电阻，第二基集、基射电容组成的大信号模型；对晶体管的各电极的寄生电阻进行测试，得到的第三基极、集电极、发射极电阻分别为对应的第一和二基极、集电极、发射极电阻的和；对晶体管进行S参数测试并计算出第三基集、基射电容，第三基集、基射电容分别为对应的第一和二基集、基射电容的和；分别对大信号模型进行仿真和对晶体管进行大信号测试并进行大信号模型的参数拟合。本发明能提高模型的仿真精度。

公开(公告)号：CN102881691B

公开(公告)日：2015-06-03

申请号：CN201110195123.1

申请日：2011-07-13

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黄景丰 ,  胡晓明 ,  刘梅

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明公开了一种P型OTP器件，第二个PMOS晶体管的沟道区比第一个PMOS晶体管的沟道区多一个N型的阈值电压注入区，阈值电压注入区用于增加第二个PMOS晶体管的阈值电压的绝对值。本发明还公开了一种P型OTP器件的制作方法，通过增加一掩模版在第二个PMOS晶体管的沟道区域进行N型离子注入形成阈值电压注入区。本发明能增加第二个PMOS晶体管的阈值电压，能使P型OTP器件编程性能得到大幅提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围；还能减少实现OTP功能的外围电路的面积。