公开(公告)号：CN104321855B

公开(公告)日：2017-04-12

申请号：CN201380026182.3

申请日：2013-04-23

Applicant: 住友电气工业株式会社

Inventor： 林秀树

IPC: H01L21/337 ,  H01L21/338 ,  H01L27/095 ,  H01L27/098 ,  H01L29/808 ,  H01L29/812

Abstract: 集电极层(19)由具有第一导电类型的碳化硅制成。开关元件(80)设置在集电极层(19)上。开关元件(80)包括用于控制具有第二导电类型的沟道(CH)的结型栅极(32)，第二导电类型不同于第一导电类型。

公开(公告)号：CN104584220A

公开(公告)日：2015-04-29

申请号：CN201380042833.8

申请日：2013-07-04

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/66666 ,  H01L21/02529 ,  H01L21/02636 ,  H01L21/049 ,  H01L21/28255 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/511 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 形成了碳化硅衬底(100)，其包括：具有第一导电类型的第一层(121)，具有第二导电类型的第二层(122)，以及具有第一导电类型的第三层(123)。形成具有内表面的沟槽(TR)，所述内表面包括侧壁面(SW)和底面(BT)，侧壁面穿透第三层(123)和第二层(122)且到达第一层(121)，底面由第一层形成(121)。形成了覆盖底面(BT)的硅膜。通过在沟槽(TR)中的氧化在内表面上形成栅氧化膜(201)。栅氧化膜(201)包括通过碳化硅衬底的氧化形成的第一部分(201A)和通过在底面(BT)上的硅膜的氧化形成的第二部分(201B)。因此，提供了一种用于制造耐高压碳化硅半导体器件(500)的方法。