公开(公告)号：CN103258721A

公开(公告)日：2013-08-21

申请号：CN201310016377.1

申请日：2013-01-16

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L21/04 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66666 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/7827

Abstract: 一种制造碳化硅半导体器件的方法以及碳化硅半导体器件。具有第一表面（F1）和第二表面（F2）的碳化硅层包括第一区（11）、第二区（12）和第三区（13），第一区（11）构成第一表面（F1）并且具有第一导电类型，第二区（12）设置在第一区（11）上并且具有第二导电类型，第三区（13）设置在第二区上并且具有第一导电类型。在第二表面（F2）上，形成具有底部（BT）和侧壁（SS）的栅沟槽（GT），栅沟槽经过第三区（13）和第二区（12），直至到第一区（11）。形成在所述厚度方向上从栅沟槽（GT）的底部（BT）延伸的附加沟槽（AT）。形成第二导电类型的第四区（14）以填充附加沟槽（AT）。

公开(公告)号：CN104584220B

公开(公告)日：2017-07-11

申请号：CN201380042833.8

申请日：2013-07-04

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/66666 ,  H01L21/02529 ,  H01L21/02636 ,  H01L21/049 ,  H01L21/28255 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/511 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 形成了碳化硅衬底(100)，其包括：具有第一导电类型的第一层(121)，具有第二导电类型的第二层(122)，以及具有第一导电类型的第三层(123)。形成具有内表面的沟槽(TR)，所述内表面包括侧壁面(SW)和底面(BT)，侧壁面穿透第三层(123)和第二层(122)且到达第一层(121)，底面由第一层形成(121)。形成了覆盖底面(BT)的硅膜。通过在沟槽(TR)中的氧化在内表面上形成栅氧化膜(201)。栅氧化膜(201)包括通过碳化硅衬底的氧化形成的第一部分(201A)和通过在底面(BT)上的硅膜的氧化形成的第二部分(201B)。因此，提供了一种用于制造耐高压碳化硅半导体器件(500)的方法。

公开(公告)号：CN103620780A

公开(公告)日：2014-03-05

申请号：CN201280032325.7

申请日：2012-06-12

Applicant: 住友电气工业株式会社

Inventor： 林秀树

IPC: H01L27/095 ,  H01L21/337 ,  H01L21/338 ,  H01L21/8232 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L27/098 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/808 ,  H01L21/0435 ,  H01L21/8213 ,  H01L27/0207 ,  H01L27/0629 ,  H01L29/0692 ,  H01L29/1075 ,  H01L29/1608 ,  H01L29/41758 ,  H01L29/66068 ,  H01L29/872

Abstract: 第一层（34）具有第一导电类型。第二层（35）被设置在第一层（34）上，使得第一层（34）的一部分从第二层（35）暴露，并且具有不同于第一导电类型的第二导电类型。第一至第三杂质区域（11-13）穿透第二层（35）并且到达第一层（34）。第一和第二杂质区域（11，12）具有第一导电类型。第三杂质区域（13）被布置在第一和第二杂质区域（11，12）之间，并且具有第二导电类型。第一至第三电极（S1、D1、G1）分别被设置在第一至第三杂质区域(11-13)上。肖特基电极(SK)被设置在第一层（34）的该部分上并且被电连接到第一电极（S1）。

公开(公告)号：CN104541376A

公开(公告)日：2015-04-22

申请号：CN201380042640.2

申请日：2013-07-04

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  斋藤雄 ,  林秀树 ,  日吉透 ,  和田圭司

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/513 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813

Abstract: 栅绝缘膜(201)设置在沟槽(TR)上。栅绝缘膜(201)具有沟槽绝缘膜(201A)和底部绝缘膜(201B)。沟槽绝缘膜(201A)覆盖侧壁(SW)和底部(BT)中的每个。底部绝缘膜(201B)设置在底部(BT)上，使沟槽绝缘膜(201A)夹在其间。底部绝缘膜(201B)的碳原子浓度低于沟槽绝缘膜(201A)的碳原子浓度。栅电极(202)接触沟槽绝缘膜(201A)在侧壁(SW)上的一部分。因此，可实现低阈值电压和大击穿电压。

公开(公告)号：CN104508828A

公开(公告)日：2015-04-08

申请号：CN201380040551.4

申请日：2013-07-30

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  增田健良 ,  林秀树

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/66666 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/7827 ,  Y10S438/931

Abstract: 在碳化硅衬底(100)中形成具有侧壁(SW)和底部(BT)的沟槽(TR)。形成沟槽绝缘膜(201A)以覆盖所述底部(BT)和所述侧壁(SW)。形成硅膜(201S)以填充所述沟槽，在所述硅膜(201S)和所述沟槽之间设有所述沟槽绝缘膜(201A)。对所述硅膜(201S)进行腐蚀以保留设置在所述底部(BT)上的一部分所述硅膜(201S)，在所述一部分所述硅膜(201S)和所述底部(BT)之间设有所述沟槽绝缘膜(201A)。将所述沟槽绝缘膜(201A)从所述侧壁(SW)移除。通过将所述硅膜(201S)氧化，形成底部绝缘膜。在所述侧壁(SW)上形成侧壁绝缘膜。

公开(公告)号：CN104321855A

公开(公告)日：2015-01-28

申请号：CN201380026182.3

申请日：2013-04-23

Applicant: 住友电气工业株式会社

Inventor： 林秀树

IPC: H01L21/337 ,  H01L21/338 ,  H01L27/095 ,  H01L27/098 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/1608 ,  H01L29/0696 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/66068 ,  H01L21/28 ,  H01L27/098 ,  H01L29/06 ,  H01L29/808

Abstract: 集电极层(19)由具有第一导电类型的碳化硅制成。开关元件(80)设置在集电极层(19)上。开关元件(80)包括用于控制具有第二导电类型的沟道(CH)的结型栅极(32)，第二导电类型不同于第一导电类型。

公开(公告)号：CN103907193A

公开(公告)日：2014-07-02

申请号：CN201280053367.9

申请日：2012-10-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L29/12 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L27/04 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068

Abstract: 本发明包括具有第一导电类型的第一、第三和第四区域(10、14、以及15)，以及具有第二导电类型的第二区域(13)。第二区域(13)设置有暴露第一区域(10)的多个通孔。第三区域(14)包括接触部分(14M)、连接部分(14W)、以及填充部分(14Jb)。接触部分(14M)接触第二区域(13)的第一部分(13a)。连接部分(14W)从接触部分(14M)延伸到第二区域(13)中的多个通孔中的每一个。填充部分(14Jb)填充第二区域(13)中的多个通孔中的每一个。第四区域(15)被设置在第二区域(13)的第一部分(13a)上。

公开(公告)号：CN103247680A

公开(公告)日：2013-08-14

申请号：CN201310010077.2

申请日：2013-01-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种碳化硅半导体器件和制造碳化硅半导体器件的方法。碳化硅层（10）的第一区（11）构成第一表面并且具有第一导电类型。第二区（12）设置在第一区（11）上并且具有第二导电类型。第三区（13）设置在第二区（12）上并且具有第一导电类型。第四区（14）设置在第一区（11）中，所处的位置远离第一表面（F1）和第二区（12）的每个，并且具有第二导电类型。栅绝缘膜（21）设置在第二区（12）上，以便连接第一区（11）和第三区（13）。栅电极（30）设置在栅绝缘膜（21）上。第一电极（31）设置在第一区（11）上。第二电极（32）设置在第三区（13）上。

公开(公告)号：CN103608914A

公开(公告)日：2014-02-26

申请号：CN201280030605.4

申请日：2012-06-12

Applicant: 住友电气工业株式会社

Inventor： 林秀树

IPC: H01L21/8234 ,  H01L21/8232 ,  H01L27/06 ,  H01L27/088 ,  H01L27/095

CPC classification number: H01L27/088 ,  H01L21/8213

Abstract: 第一、第二、第四和第五杂质区（11、12、21、22）具有第一导电类型，并且第三杂质区（13）具有第二导电类型。第一至第三杂质区（11-13）到达第一导电类型的第一层（34）。第四和第五杂质区（21、22）设置在第二层（35）上。第一至第五电极（S1、Dl、Gl、S2、D2）分别设置在第一至第五杂质区（11-13、21、22）上。在第一和第五电极（S1、D2）彼此电连接，并且第三和第四电极（Gl、S2）彼此电连接。第六电极（G2）设置在栅极绝缘膜（12）上，并覆盖第四和第五杂质区（21、22）之间的部分。

公开(公告)号：CN103247536A

公开(公告)日：2013-08-14

申请号：CN201310010890.X

申请日：2013-01-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66068 ,  H01L21/02378 ,  H01L21/0445 ,  H01L21/0465 ,  H01L21/047 ,  H01L21/048 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66477 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种制造碳化硅半导体器件的方法。制备构成碳化硅层（10）的第一表面（F1）并且具有第一导电类型的第一层（5）。在与第一层（5）的第一表面（F1）相反的面上，形成内部沟槽（IT）。注入杂质，使得在内部沟槽（IT）的侧壁（SD）上，第一层（5）的导电类型反转，通过注入杂质，由第一层（5）形成位于内部沟槽（IT）的侧壁（SD）上并且具有第二导电类型的注入区（14）和第一导电类型的非注入区（11a）。形成第一导电类型的第二层（11b），填充内部沟槽（IT），并且与非注入区（11a）一起构成第一区（11）。