公开(公告)号：CN106952868A

公开(公告)日：2017-07-14

申请号：CN201611108884.8

申请日：2016-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世刚 ,  李明翰

IPC: H01L21/768 ,  H01L21/321 ,  H01L23/528

CPC classification number: H01L21/76883 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76879 ,  H01L21/7688 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L29/0692

Abstract: 一种半导体装置的形成方法，其包括形成介电层于基板上，及牺牲层于介电层上。此方法还包括形成沟槽通过牺牲层及介电层及形成导电结构于沟槽中。此方法还包括移除牺牲层。此外，牺牲层移除之后，导体元件的上表面与介电层的上表面不等高。

公开(公告)号：CN103996651B

公开(公告)日：2017-04-12

申请号：CN201310182466.3

申请日：2013-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  李香寰 ,  吴宪昌

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/53276 ,  H01L21/28556 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5328 ,  H01L2221/1094 ,  H01L2924/0002 ,  Y10S977/734 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件。第二绝缘材料具有在导电部件上方的开口。该方法包括：在第二导电材料中的开口内的导电部件的暴露顶面上方形成基于石墨烯的导电层，并且在第二绝缘材料中的开口的侧壁上方形成基于碳的粘合层。在图案化第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成碳纳米管（CNT）。

公开(公告)号：CN102347311B

公开(公告)日：2013-05-01

申请号：CN201110044065.2

申请日：2011-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李香寰 ,  李明翰 ,  叶名世 ,  余振华 ,  眭晓林

IPC: H01L23/535 ,  H01L21/768

Abstract: 本发明是有关于一种半导体组件及其制造方法，以提供改善内连线可靠度与阻抗的机制。内连线的可靠度与阻抗可通过使用一复合阻障层而获致改善，其中复合阻障层提供良好的阶梯覆盖率与良好的铜扩散阻障，也提供与相邻层有良好的附着力。此复合阻障层包括一原子层阻障层，以提供良好的阶梯覆盖率。此复合阻障层也包括一增强阻障附着层，其中此增强阻障附着层含有至少一元素或化合物，且此至少一元素或化合物含有锰、铬、钒、铌或钛，以改善附着力。此复合阻障层亦包括一钽或钛层，其中此钽或钛层是设于原子层阻障层与增强阻障附着层之间。

公开(公告)号：CN101521175B

公开(公告)日：2012-05-30

申请号：CN200810211829.0

申请日：2008-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李香寰 ,  李明翰 ,  叶名世 ,  余振华

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L21/76843 ,  H01L21/76846 ,  H01L23/485 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种半导体装置及其形成方法，该一种半导体接触结构包括铜插塞及复合阻障层，铜插塞是形成在介电材料中的双镶嵌、单镶嵌、或其它开口部之中，而复合阻障层是位在铜插塞及开口部的侧壁与底面之间。虽然其它适当的原子层沉积层亦可使用，但复合阻障层较佳是包含位在开口部的底面、且沿着开口部的侧边以原子层沉积层法所形成的氮化钽层，阻障材料是位在铜插塞及原子层沉积层之间；阻障层可为锰基阻障层、铬基阻障层、钒基阻障层、铌基阻障层、钛基阻障层、或其它适当的阻障层层；应用本发明的优点为，在特征尺寸持续减缩的半导体制造工业中，借着降低半导体装置中传导结构的电阻值及提高可靠度，可改善半导体装置整体速度表现。

公开(公告)号：CN101521175A

公开(公告)日：2009-09-02

申请号：CN200810211829.0

申请日：2008-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李香寰 ,  李明翰 ,  叶名世 ,  余振华

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L21/76843 ,  H01L21/76846 ,  H01L23/485 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种半导体装置及其形成方法，该一种半导体接触结构包括铜插塞及复合阻障层，铜插塞是形成在介电材料中的双镶嵌、单镶嵌、或其它开口部之中，而复合阻障层是位在铜插塞及开口部的侧壁与底面之间。虽然其它适当的原子层沉积层亦可使用，但复合阻障层较佳是包含位在开口部的底面、且沿着开口部的侧边以原子层沉积层法所形成的氮化钽层，阻障材料是位在铜插塞及原子层沉积层之间；阻障层可为锰基阻障层、铬基阻障层、钒基阻障层、铌基阻障层、钛基阻障层、或其它适当的阻障层层；应用本发明的优点为，在特征尺寸持续减缩的半导体制造工业中，借着降低半导体装置中传导结构的电阻值及提高可靠度，可改善半导体装置整体速度表现。

公开(公告)号：CN114883294A

公开(公告)日：2022-08-09

申请号：CN202210306507.4

申请日：2022-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/522 ,  H01L23/528 ,  H01L25/065

Abstract: 本公开提出一种半导体封装。本公开的一些实施例提供一种堆叠的边缘互连小芯片。半导体封装包括一第一集成电路裸片。第一集成电路裸片包括一第一装置层、一第一互连结构、一第二互连结构。第一装置层具有一第一侧以及与第一侧相对的一第二侧。第一互连结构设置在第一装置层的第一侧上。第二互连结构设置在第一装置层的第二侧上。半导体装置亦包括一电力线以及一第二集成电路裸片。电力线延伸穿过第一装置层，并接触第一互连结构以及第二互连结构。第二集成电路裸片设置在第一集成电路裸片的上方。第二集成电路裸片包括一第三互连结构。第三互连结构接触第一集成电路裸片的第二互连结构。

公开(公告)号：CN114864542A

公开(公告)日：2022-08-05

申请号：CN202210328949.9

申请日：2022-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李书玮 ,  骆冠宇 ,  杨士亿 ,  李明翰

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开提出一种互连结构，互连结构包含介电材料以及延伸通过介电材料的导电部件。导电部件包含导电材料且具有第一顶表面。此结构还包含设置于介电材料中且相邻于导电部件的虚设导电部件，且虚设导电部件具有与第一顶表面大致共平面的第二顶表面。空气间隙形成于虚设导电部件中。

公开(公告)号：CN114864483A

公开(公告)日：2022-08-05

申请号：CN202210088498.6

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 锺进龙 ,  杨士亿 ,  李明翰

IPC: H01L21/768

Abstract: 方法包括提供基板，介电层位于基板上，且两个金属结构位于介电层上。形成有机阻挡层于介电层之上与金属结构的下侧部分之间。有机阻挡层覆盖金属结构的下侧部分的侧壁表面，而不覆盖金属结构的上侧部分的侧壁表面。沉积介电阻障层于金属结构的上表面以及上侧部分的侧壁表面上，其中介电阻障层不覆盖有机阻挡层的上表面的至少一部分；形成金属间介电层，其横向地位于金属结构之间与有机阻挡层之上；以及移除有机阻挡层以留下气隙位于介电层之上、位于介电阻障层与金属间介电层之下、以及横向地位于金属结构的下侧部分之间。

公开(公告)号：CN114284238A

公开(公告)日：2022-04-05

申请号：CN202110900149.5

申请日：2021-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 骆冠宇 ,  杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明公开了半导体结构。示例性的半导体结构的制造方法包括接收集成电路布局，集成电路布局具有多个金属部件在金属层中。上述制造方法也包括基于尺寸准则，将金属部件分类为第一类型金属部件和第二类型金属部件，第一类型金属部件的尺寸大于第二类型金属部件的尺寸。上述制造方法还包括指定第一金属材料给第一类型金属部件，指定第二金属材料给第二类型金属部件，第二金属材料不同于第一金属材料。上述制造方法额外包括形成金属部件，嵌入于介电层内，每个金属部件具有各别指定的金属材料。

公开(公告)号：CN113571493A

公开(公告)日：2021-10-29

申请号：CN202110671401.X

申请日：2021-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶菁馥 ,  詹佑晨 ,  骆冠宇 ,  卢孟珮 ,  彭兆贤 ,  杨士亿 ,  李明翰 ,  李书玮

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 半导体装置，包含嵌在第一金属化层中的互连结构，第一金属化层包含介电材料。互连结构包含第一金属材料。半导体装置包含嵌在第一金属化层中的第一衬垫结构。第一衬垫结构沿着第一金属化层中的互连结构的一或多个边界延伸。第一衬垫结构包含与一或多种掺质反应的第二金属材料，第二金属材料不同于第一金属材料。