公开(公告)号：CN115566000A

公开(公告)日：2023-01-03

申请号：CN202210956750.0

申请日：2022-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李书玮 ,  詹佑晨 ,  杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768

Abstract: 本公开提供一种互连结构。在一些实施例中，上述结构包括：第一介电层；一或多个第一导电部件，设置在第一介电层中，其中一或多个第一导电部件包括第一金属；以及多个石墨烯层，设置在每个所述第一导电部件上，其中石墨烯层包括插入其中的第二金属，且第二金属不同于第一金属。

公开(公告)号：CN114823623A

公开(公告)日：2022-07-29

申请号：CN202210231331.0

申请日：2022-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L23/535 ,  H01L23/31 ,  H01L25/065

Abstract: 本公开实施例提供具有边缘内连线特征的集成电路裸片。边缘内连线特征可为延伸通过的密封环的导线，且显露于集成电路裸片的边缘表面上。边缘内连线特征是配置以连接其他集成电路裸片，而不需通过中介层。半导体装置可包括两个以上具有边缘内连线特征的集成电路裸片，通过形成于两个以上集成电路裸片之间的重分布结构连接。

公开(公告)号：CN114823622A

公开(公告)日：2022-07-29

申请号：CN202210198656.3

申请日：2022-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 眭晓林 ,  杨士亿 ,  李明翰

IPC: H01L23/538 ,  H01L25/065 ,  H01L23/31

Abstract: 本公开实施例提供一种半导体装置。半导体装置包括具有边缘互连特征的集成电路芯片。边缘互连特征可为延伸通过密封环且进入切割线区域的导线。在一些实施例中，具有边缘互连特征的异质集成电路芯片被制造在相同基板上。相邻的集成电路芯片的边缘互连特征彼此连接，且提供了集成电路芯片之间直接连接，而无须经由中介层。

公开(公告)号：CN107658289B

公开(公告)日：2021-11-02

申请号：CN201710585106.6

申请日：2017-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L21/60

Abstract: 本发明的实施例提供了一种半导体器件，包括：第一层间介电(ILD)层，设置在衬底上方；以及第一金属配线图案，形成在第一层间介电层中并且沿着与衬底平行的第一方向延伸。在沿横穿第一方向且与衬底平行的第二方向的截面中，第一金属配线图案的顶部被第一二维材料层覆盖。本发明的实施例还提供了另一种半导体器件和制造半导体器件的方法。

公开(公告)号：CN110943037A

公开(公告)日：2020-03-31

申请号：CN201910906364.9

申请日：2019-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明翰 ,  眭晓林

IPC: H01L21/768

Abstract: 一种半导体内连接结构的制造方法，包括形成一通孔电极(via)于一介电层内；沉积一含钌导电层于通孔电极的上表面及介电层的上表面上；以及图案化含钌导电层，以形成一导线于通孔电极的上表面上方，其中导线的厚度小于通孔电极的厚度。

公开(公告)号：CN109216262A

公开(公告)日：2019-01-15

申请号：CN201710983975.4

申请日：2017-10-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭子骏 ,  何建新 ,  李明翰

IPC: H01L21/768

Abstract: 本揭露提供一种半导体装置的内连结构。内连结构包含介层窗、与介层窗顶部具有重叠区域的沟渠，以及与介层窗底部具有重叠区域的第一导电材料层。内连结构也可包括形成于介层窗中的第二导电材料层，以及形成于沟渠中的第三导电材料层。第二导电材料层接触第一导电材料层，且二个导电材料层之间没有阻障。介层窗底部缺少阻障可减少内连结构的接触阻抗。

公开(公告)号：CN108987375A

公开(公告)日：2018-12-11

申请号：CN201711064027.7

申请日：2017-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士億 ,  叶菁馥 ,  李明翰 ,  眭晓林

IPC: H01L23/532 ,  H01L21/768

Abstract: 本揭露是关于一种半导体结构，更精确的是关于结合了石墨烯阻障层的半导体内连接结构。本揭露提供通过热退火位于金属催化剂表面的非晶碳层而形成石墨烯阻障层的方法。石墨烯阻障层的厚度可以通过改变非晶碳层的厚度而选择。

公开(公告)号：CN104779197B

公开(公告)日：2018-08-28

申请号：CN201410105822.6

申请日：2014-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李香寰 ,  眭晓林 ,  蒯光国 ,  陈海清 ,  曾同庆 ,  杨文成 ,  高宗恩 ,  李明翰 ,  黄心岩

IPC: H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/02057 ,  H01L21/0206 ,  H01L21/02063 ,  H01L21/02631 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/3105 ,  H01L21/3212 ,  H01L21/67184 ,  H01L21/67207 ,  H01L21/677 ,  H01L21/67742 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/7684 ,  H01L21/76862 ,  H01L21/76871 ,  H01L21/76877

Abstract: 本发明公开了一种半导体器件金属化系统和方法。在一些实施例中，用于半导体器件的金属化系统包括：主机机架以及接近主机机架设置的多个模块。多个模块之一包括物理汽相沉积（PVD）模块，并且多个模块之一包括紫外光（UV）固化模块。

公开(公告)号：CN108231734A

公开(公告)日：2018-06-29

申请号：CN201711064704.5

申请日：2017-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士億 ,  李明翰 ,  眭晓林

IPC: H01L23/522 ,  H01L23/528

Abstract: 本揭露是关于半导体结构，更精确是关于结合石墨烯阻障层的半导体内连接结构。本揭露提供使用自组装单层(self‑assembly monolayer,SAM)形成石墨烯阻障层于选择的表面的方法。SAM层可以选择性形成于介电表面上，并且退火形成薄石墨烯阻障层。石墨烯阻障层的厚度可以通过选择不同的SAM层的烷基来调整。

公开(公告)号：CN107658289A

公开(公告)日：2018-02-02

申请号：CN201710585106.6

申请日：2017-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L21/60

CPC classification number: H01L23/5283 ,  H01L21/76804 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/823475 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/5386 ,  H01L24/43

Abstract: 本发明的实施例提供了一种半导体器件，包括：第一层间介电(ILD)层，设置在衬底上方；以及第一金属配线图案，形成在第一层间介电层中并且沿着与衬底平行的第一方向延伸。在沿横穿第一方向且与衬底平行的第二方向的截面中，第一金属配线图案的顶部被第一二维材料层覆盖。本发明的实施例还提供了另一种半导体器件和制造半导体器件的方法。