公开(公告)号：CN115566002A

公开(公告)日：2023-01-03

申请号：CN202210943683.9

申请日：2022-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李承晋 ,  李劭宽 ,  杨光玮 ,  蔡承孝 ,  黄心岩 ,  张孝慷 ,  眭晓林

IPC: H01L23/535

Abstract: 一种内连线结构，包括第一导电特征、具有第一顶面且设置在第一导电特征上的第一衬垫、邻近第一导电特征设置的第二导电特征以及设置在第二导电特征的至少一部分上的第二衬垫。第二衬垫具有第二顶面，且第一衬垫和第二衬垫各自包括二维材料。此内连线结构还包括设置在第一导电特征和第二导电特征之间的第一介电材料和设置在第一介电材料上的介电层。介电层具有第三顶面，且第一顶面、第二顶面和第三顶面是共平面的。

公开(公告)号：CN115249646A

公开(公告)日：2022-10-28

申请号：CN202210609741.4

申请日：2022-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李书玮 ,  杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L21/768

Abstract: 本发明实施例关于集成芯片，其包括下侧导电线路于基板上的第一介电层中。第二介电层位于第一介电层上。导电通孔，位于下侧导电线路之上与第二介电层之中。导电衬垫层，衬垫导电通孔的侧壁。阻障层衬垫导电衬垫层的侧壁与第二介电层的侧壁。导电衬垫层与第二介电层横向隔有阻障层。导电衬垫层自导电通孔的下表面至下侧导电线路的上表面垂直延伸于阻障层的侧壁之间。

公开(公告)号：CN114823621A

公开(公告)日：2022-07-29

申请号：CN202210191006.6

申请日：2022-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L23/31 ,  H01L25/065

Abstract: 本公开实施例提供了一种具有边缘互连特征的集成电路晶粒。边缘互连特征可为延伸通过密封环且暴露在集成电路晶粒的边缘表面上的导线。边缘互连特征配置来连接其他的集成电路晶粒而无须经由中介层。半导体装置可包括两个或以上的集成电路晶粒，前述集成电路晶粒具有边缘互连特征，且通过形成于两个或多个集成电路晶粒之间的一或多个芯片间连接器连接。在一些实施例中，芯片间连接器在封装期间借由选择性的凸块制程形成。

公开(公告)号：CN114823499A

公开(公告)日：2022-07-29

申请号：CN202210202479.1

申请日：2022-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李劭宽 ,  黄心岩 ,  李承晋 ,  陈海清 ,  眭晓林

IPC: H01L21/768

Abstract: 本公开提供一种半导体装置。半导体装置包括两个或更多个第一阶导体及一个或多个第二阶导体。提供了一种自对准导孔，抑制层选择性地沉积在下导电区上。选择性地沉积电介质在下导电区上。可选择性地蚀刻沉积的电介质。选择性地沉积抑制剂在下电介质区上。选择性地沉积电介质在下电介质区上。位于下导电区上方的沉积的电介质与位于下电介质区上方的沉积的电介质具有不同的蚀刻速率，这可导致与下导电区对准的导孔结构。

公开(公告)号：CN113421852A

公开(公告)日：2021-09-21

申请号：CN202110335580.X

申请日：2021-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李劭宽 ,  李承晋 ,  黄心岩 ,  陈海清 ,  眭晓林

IPC: H01L21/768

Abstract: 提供一种集成芯片，包括：第一金属线，设置在基板上；导孔，设置在第一金属线的顶部正上方，且导孔包括第一下表面以及在第一下表面之上的第二下表面；第一介电结构，横向地邻近第一金属线设置并且沿着第一金属线的侧壁设置；以及第一保护蚀刻停止结构设置在第一介电结构的顶部正上方，且第一保护蚀刻停止结构将导孔的第二下表面与第一介电结构的顶部垂直地分开。

公开(公告)号：CN113299600A

公开(公告)日：2021-08-24

申请号：CN202110558603.3

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭兆贤 ,  吕志伟 ,  李明翰 ,  眭晓林

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

Abstract: 本发明涉及形成金属互连的方法。具体而言，本发明揭示一种制造半导体装置的方法。所述方法包含在衬底上方形成介电层，在所述介电层中形成渠道，在所述渠道中形成第一阻障层。所述第一阻障层具有沿着所述渠道的侧壁安置的第一部分和安置在所述渠道的底部上方的第二部分。所述方法还包含应用非等向性等离子处理以将所述第一阻障层的所述第二部分转化成第二阻障层，在沿着所述渠道的侧壁安置所述第一阻障层的所述第一部分时移除所述第二阻障层。所述方法还包含在所述渠道中形成导电特征。

公开(公告)号：CN113270363A

公开(公告)日：2021-08-17

申请号：CN202110156803.6

申请日：2021-02-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄心岩 ,  陈海清 ,  眭晓林

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开提供一种集成电路装置的制造方法。集成电路装置的制造方法包括提供工作件，其包含半导体基板、第一层间介电层于半导体基板上方以及第一金属部件于第一层间介电层中；沉积第二金属部件于工作件上方使第二金属部件电性耦合至第一金属部件；图案化第二金属部件以形成邻近第一金属部件的第一沟槽；沉积阻挡层于工作件上方，其中阻挡层选择性地附接至第一层间介电层；沉积阻障层于工作件上方，其中相对第一层间介电层而言，阻障层选择性地形成于第二金属部件上方；以及沉积第二层间介电层于工作件上方。

公开(公告)号：CN113113304A

公开(公告)日：2021-07-13

申请号：CN202110208683.X

申请日：2021-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世刚 ,  李明翰 ,  眭晓林

IPC: H01L21/321 ,  H01L21/768

Abstract: 一种半导体结构的形成方法，其包括在半导体基底上的第一介电层、以及在第一介电层上的第一盖层(cap layer)。半导体结构的形成方法包括在第一介电层中形成第一金属部件；使用第一转速对第一金属部件进行第一化学机械研磨制程；以及使用第二转速对第一金属部件进行第二化学机械研磨制程，第二转速低于第一转速低。第二化学机械研磨制程可为计时的(time‑based)。第二化学机械研磨制程可停止于第一盖层上。在进行第二化学机械研磨制程之后，半导体结构的制造方法包括移除第一盖层。第一化学机械研磨制程可对第一金属部件具有第一研磨速率。第二化学机械研磨制程可对第一金属部件具有第二研磨速率，第二研磨速率低于第一研磨速率。

公开(公告)号：CN112599482A

公开(公告)日：2021-04-02

申请号：CN202010668309.3

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  詹佑晨 ,  李明翰 ,  陈海清 ,  眭晓林

IPC: H01L23/48 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供半导体结构。半导体结构包括第一导电结构，埋置于第一介电层中；通孔结构，位于第一导电结构上；第二导电结构，位于通孔结构上；以及石墨烯层，位于第一导电结构的至少一部分上。通孔结构电性耦接第一导电结构至第二导电结构。

公开(公告)号：CN112420664A

公开(公告)日：2021-02-26

申请号：CN202010524499.1

申请日：2020-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  骆冠宇 ,  锺进龙 ,  李明翰 ,  眭晓林

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本文公开互连结构以及其制造方法。示例性互连结构包含于第一介电层中的第一接触部件；于第一介电层上方的第二介电层；于第一接触部件上方的第二接触部件；于第二介电层以及第二接触部件之间的障壁层；以及于第二接触部件以及第一接触部件之间的石墨烯层。