-
公开(公告)号：CN101789870A
公开(公告)日：2010-07-28
申请号：CN200910008465.0
申请日：2009-01-23
Applicant: 国际商业机器公司
Abstract: 本发明提供了一种在网络会议中通知听众终端的屏幕接收状态的方法和装置，其中所述方法包括：发送发言者终端的共享屏幕数据；确定所发送的共享屏幕数据所属的屏幕分块，并且将其同步状态记录为尚未同步；计算所确定的屏幕分块的各自特征值；接收屏幕分块标识及其对应的屏幕分块特征值；针对所接收的每个屏幕分块标识，将对于与该屏幕分块标识对应的屏幕分块算出的特征值与所接收的与该屏幕分块标识对应的屏幕分块特征值进行比较，并且在两者相等时，将与该屏幕分块标识对应的屏幕分块的同步状态更新为已经同步；以及显示听众终端的屏幕接收状态。根据本发明的技术方案，可以让发言者在网络会议期间了解各个听众终端的屏幕接收状态。
-
公开(公告)号：CN101310386A
公开(公告)日：2008-11-19
申请号：CN200580015351.9
申请日：2005-06-20
Applicant: 国际商业机器公司
CPC classification number: H01L21/76251 , H01L21/76243 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L29/045 , H01L29/785
Abstract: 一种混合衬底，其具有高迁移率表面以用于平面和/或多栅极金属氧化物半导体场效应晶体管(MOSFET)。混合衬底具有优选用于n－型器件的第一表面部分，和优选用于p－型器件的第二表面部分。由于混合衬底的每个半导体层中的适当表面和晶片平面取向，器件的所有栅极都取向在相同方向，且所有沟道都位于高迁移率表面上。本发明还提供制造混合衬底的方法以及在其上集成至少一个平面或多栅极MOSFET的方法。
-
公开(公告)号：CN101079433A
公开(公告)日：2007-11-28
申请号：CN200710109001.X
申请日：2004-08-19
Applicant: 国际商业机器公司
IPC: H01L27/12
CPC classification number: H01L29/66772 , H01L21/76264 , H01L21/76278 , H01L21/84 , H01L27/1203 , H01L29/045 , H01L29/1054 , H01L29/78654 , H01L29/78684
Abstract: 本发明提供在具有不同晶向的SOI衬底上形成的集成半导体器件，从而为特殊器件提供最佳性能。特别是，提供一种包括至少一个SOI衬底的集成半导体结构，SOI衬底具有第一晶向的顶部半导体层以及具有第二晶向的半导体材料，其中半导体材料与顶部半导体层基本共面并且与其厚度基本相同，并且第一晶向与第二晶向不同。SOI衬底是通过在一个结构中形成孔而形成的，该结构包括具有不同晶向的至少一个第一半导体层和第二半导体层。半导体材料是在孔中外延生长的，接着使用不同刻蚀和深刻蚀加工步骤形成SOI衬底。
-
公开(公告)号：CN1828908A
公开(公告)日：2006-09-06
申请号：CN200610002467.5
申请日：2006-01-26
Applicant: 国际商业机器公司
CPC classification number: H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1203 , H01L27/1207 , Y10S438/973
Abstract: 本发明提供了一种使不同类型的器件被制作在混合衬底的提高各类型器件性能的特定晶向上的集成半导体器件的方法。具体地说，本发明提供了一种使pFET位于平坦混合衬底的(110)晶面上而nFET位于(100)晶面上的集成半导体器件的方法。本发明的方法还改善了用埋置绝缘体和反掺杂层的组合产生的类SOI器件的性能。本发明还涉及到利用本发明的方法形成的半导体结构。
-
公开(公告)号：CN1722363A
公开(公告)日：2006-01-18
申请号：CN200510065300.9
申请日：2005-04-19
Applicant: 国际商业机器公司
Inventor： 陈国仕 , 布鲁斯·B.·多丽丝 , 凯思琳·W.·瓜里尼 , 杨美基 , 舍里施·纳拉丝穆哈 , 亚历山大·拉兹尼赛克 , 克恩·拉姆 , 德温得拉·K.·萨达纳 , 师利仁 , 杰弗里·W.·斯莱特 , 杨敏
IPC: H01L21/02 , H01L21/8238 , H01L21/84 , H01L21/336 , H01L27/092 , H01L27/12 , H01L29/78
CPC classification number: H01L29/7842 , H01L21/2022 , H01L21/76275 , H01L21/823807 , H01L21/84 , H01L27/1203 , H01L29/045 , H01L29/78687
Abstract: 提供了制作应变含硅混合衬底的方法以及用此方法制作的应变含硅混合衬底。在本发明的方法中，应变硅层被形成来覆盖再生长的半导体材料、第二半导体层、或二者。根据本发明，应变硅层的晶向与再生长的半导体层或第二半导体层的晶向相同。此方法提供了一种混合衬底，其中至少一个器件层包括应变硅。
-
Patent Agency Ranking
公开(公告)号：CN1591838A
公开(公告)日：2005-03-09
申请号：CN200410060055.8
申请日：2004-06-25
Applicant: 国际商业机器公司
Inventor： 布鲁斯·B·多丽丝 , 黛安·C·博伊德 , 杨美基 , 托马斯·S·卡纳斯基 , 加库博·T·克泽尔斯基 , 杨敏
IPC: H01L21/84 , H01L21/8238 , H01L21/336 , H01L27/12 , H01L29/78
CPC classification number: H01L27/1211 , H01L21/845 , H01L29/66795 , H01L29/785
Abstract: 本发明提供一种含有位于同一个SOI衬底上的平面单栅极FET和FinFET的集成半导体电路。具体地，该集成半导体电路包括位于绝缘体上硅衬底的埋置绝缘层顶上的FinFET和平面单栅极FET，平面单栅极FET位于绝缘体上硅衬底的构图的顶部半导体层的表面上，并且，FinFET具有垂直于该平面单栅极FET的垂直沟道。还提供形成这种集成电路的方法。在该方法中，在修整FinFET有源器件区的宽度中使用抗蚀剂成象和构图的硬掩模，并且随后在使FET器件区的厚度减薄中使用抗蚀剂成象和蚀刻。形成修整的有源FinFET器件区使其垂直于减薄的平面单栅极FET器件区。
-
公开(公告)号：CN101160664B
公开(公告)日：2010-09-08
申请号：CN200580015396.6
申请日：2005-06-21
Applicant: 国际商业机器公司
IPC: H01L29/04 , H01L31/036 , H01L29/06 , H01L31/0328 , H01L31/0336
CPC classification number: H01L29/045 , H01L21/02381 , H01L21/0243 , H01L21/02532 , H01L21/0262 , H01L21/02658 , H01L21/823807 , H01L29/1054
Abstract: 本发明公开了一种用于传导载流子的结构及其形成方法，结合具有 的上表面的Si或SiGe单晶衬底和SiGe伪晶或外延层，其具有不同于衬底的Ge浓度从而伪晶层处于应变。公开了一种形成半导体外延层的方法，结合在快速热化学气相沉积(RTCVD)工具中通过将工具中的温度升高到约600℃并且引入含Si气体和含Ge气体形成伪晶或外延层的步骤。公开了一种用于外延沉积化学处理衬底的方法，包括如下步骤：将衬底浸入一系列分别含有臭氧，稀HF，去离子水，HCl酸和去离子水的浴中，随后在惰性气氛中干燥衬底以获得无杂质并且具有小于0.1nm的RMS粗糙度的衬底表面。
-
公开(公告)号：CN100505276C
公开(公告)日：2009-06-24
申请号：CN200710109001.X
申请日：2004-08-19
Applicant: 国际商业机器公司
IPC: H01L27/12
CPC classification number: H01L29/66772 , H01L21/76264 , H01L21/76278 , H01L21/84 , H01L27/1203 , H01L29/045 , H01L29/1054 , H01L29/78654 , H01L29/78684
Abstract: 本发明提供在具有不同晶向的SOI衬底上形成的集成半导体器件，从而为特殊器件提供最佳性能。特别是，提供一种包括至少一个SOI衬底的集成半导体结构，SOI衬底具有第一晶向的顶部半导体层以及具有第二晶向的半导体材料，其中半导体材料与顶部半导体层基本共面并且与其厚度基本相同，并且第一晶向与第二晶向不同。SOI衬底是通过在一个结构中形成孔而形成的，该结构包括具有不同晶向的至少一个第一半导体层和第二半导体层。半导体材料是在孔中外延生长的，接着使用不同刻蚀和深刻蚀加工步骤形成SOI衬底。
-
公开(公告)号：CN101147259A
公开(公告)日：2008-03-19
申请号：CN200680009333.4
申请日：2006-03-30
Applicant: 国际商业机器公司
IPC: H01L27/12
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/823878 , H01L27/0922 , H01L27/1207
Abstract: 本发明提供一种半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的电路的功率和性能。
-
公开(公告)号：CN1310343C
公开(公告)日：2007-04-11
申请号：CN200310117299.0
申请日：2003-12-09
Applicant: 国际商业机器公司
IPC: H01L31/18 , H01L31/107
CPC classification number: H01L27/1443 , H01L31/035281 , H01L31/107 , H01L31/1804 , Y02E10/547 , Y02P70/521
Abstract: 一种在半导体衬底上形成雪崩沟槽光学检测器器件的方法，包括在衬底中形成第一组和第二组沟槽，其特征在于：第一组沟槽相对于第二组沟槽交替地设置，用掺杂的牺牲材料填充沟槽，以及退火该器件以在衬底中形成倍增区。该方法包括从第一组沟槽中蚀刻掺杂的牺牲材料，用掺杂的第一导电性材料填充第一组沟槽，从第二组沟槽中蚀刻掺杂的牺牲材料，以及用掺杂的第二导电性材料填充第二组沟槽。该方法还包括提供到第一组沟槽和第二组沟槽的分开的布线连接。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.047 seconds)
