-
公开(公告)号：CN1801388A
公开(公告)日：2006-07-12
申请号：CN200510123689.8
申请日：2005-11-18
Applicant: 松下电器产业株式会社
IPC: G11C7/00 , G11C11/413 , G11C16/06
Abstract: 本发明公开了一种半导体存储装置。从解码电路203输出的选择信号211～214根据单元组指定电路202中的位单元100中熔丝元件的切断状态选择性地成为高电平。于是，任一个传输门221、223成为导通状态，进行数据的写入、读出的数据位单元组201a～201c被选择。因此，通过依次切断单元组指定电路202内的熔丝元件，便能多次改写存储数据。结果是，本发明，能够利用具有熔丝元件等仅能写入一次的存储元件进行多次写入，同时还能够减小电路规模。
-
公开(公告)号：CN1252822C
公开(公告)日：2006-04-19
申请号：CN03107066.3
申请日：2003-03-05
Applicant: 松下电器产业株式会社
IPC: H01L27/10 , H01L27/108 , G11C11/401
CPC classification number: G11C8/18 , G11C11/405 , G11C11/406 , G11C11/4085
Abstract: 一种半导体存储器，其中，刷新字线选择电路(15)与计数器(16)连接，该计数器(16)与外部时钟信号(CLK)同步地生成并输出刷新时钟信号(RCLK)。因而，刷新字线选择电路(15)与来自计数器(16)的刷新时钟信号(RCLK)同步地一边以自身控制的方式选择多条刷新字线(RWL)，一边周期性地激活该多条刷新字线(RWL)。从而可以省去由DRAM电路部的外部提供针对DRAM单元的刷新工作。
-
公开(公告)号：CN100570740C
公开(公告)日：2009-12-16
申请号：CN200510123689.8
申请日：2005-11-18
Applicant: 松下电器产业株式会社
IPC: G11C7/00 , G11C11/413 , G11C16/06
Abstract: 本发明公开了一种半导体存储装置。从解码电路203输出的选择信号211～214根据单元组指定电路202中的位单元100中熔丝元件的切断状态选择性地成为高电平。于是，任一个传输门221、223成为导通状态，进行数据的写入、读出的数据位单元组201a～201c被选择。因此，通过依次切断单元组指定电路202内的熔丝元件，便能多次改写存储数据。结果是，本发明能够利用具有熔丝元件等仅能写入一次的存储元件进行多次写入，同时还能够减小电路规模。
-
公开(公告)号：CN1870178A
公开(公告)日：2006-11-29
申请号：CN200610084680.5
申请日：2006-05-29
Applicant: 松下电器产业株式会社
CPC classification number: G11C29/24 , G11C29/802
Abstract: 本发明提供一种含有测试电路的半导体器件，可抑制电路面积的增加，同时有效执行解救信息的传送。进行冗余存储器(11)、(12)的解救处理的解救处理部(21)、(22)具有多个故障解救部(211)～(21y)、(221)～(22x)，该故障解救部具有成为解救信息存储部的移位寄存器电路(Ln1)～(Lny)、(L11)～(Llx)。移位寄存器电路(Ln1)、…串行连接以可依次传送数据。测试电路(30)对冗余存储器(11)、(12)进行检测，串行输出用于解救故障单元的解救信息(S3)。解救处理部(21)、(22)使用其数据传送动作将该解救信息(S3)存储在移动寄存器(Ln1)、…中。
-
公开(公告)号：CN1252731C
公开(公告)日：2006-04-19
申请号：CN02129744.4
申请日：2002-08-14
Applicant: 松下电器产业株式会社
IPC: G11C11/401 , G11C11/407 , H01L27/108
CPC classification number: G11C7/22 , G11C7/1072 , G11C2207/2281
Abstract: 一种半导体存储器，让由经路：“应存取的存储单元中的晶体管Ta”-“位线对(Bai1，/Bai1)，(Bai2，/Bai2)”-“列选择开关14ai，15ai”-“数据线对DBa”构成的端口A、和由经路“应存取的存储单元中的晶体管Tb”-“位线对(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”-“列选择开关14bi，15bi”-“数据线对DBb”构成的端口B在2个时钟CLK周期下交替工作。传到数据线对RDB上的数据，在每个时钟CLK周期下由传输门50，51交替着转送给数据线对RDB，由读出放大器25放大，被输给输出入缓冲器27。输出入缓冲器27在1个时钟CLK周期下将来自读出放大器25的数据输给外部。
-
Patent Agency Ranking
公开(公告)号：CN1218396C
公开(公告)日：2005-09-07
申请号：CN03107392.1
申请日：2003-03-25
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , G11C11/407
CPC classification number: G11C11/405 , H01L27/108
Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元(10)是为了由在第1晶体管(11)的沟道中积累电荷，由第2晶体管(12)和第3晶体管(13)传送电荷而构成的，通过交互地使用用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径、和用与第2晶体管(12)的栅极连接的第1字线(Wla)和与第2晶体管(12)的漏极连接的第1位线(Bla)的路径这样2条路径，可以使数据传输速度高速化。
-
公开(公告)号：CN1595534A
公开(公告)日：2005-03-16
申请号：CN200410074601.3
申请日：2004-09-07
Applicant: 松下电器产业株式会社
IPC: G11C16/06 , H01L27/115
CPC classification number: G11C16/0425
Abstract: 一种非易失性半导体存储器件，包括：第一位单元，第一位单元包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管的源极和漏极连接以形成第一控制栅，第二MOS晶体管具有与第一MOS晶体管公共的浮栅；第二位单元，第二位单元包括第三MOS晶体管和第四MOS晶体管，第三MOS晶体管的源极和漏极连接以形成第二控制栅，第四MOS晶体管具有与第三MOS晶体管公共的浮栅；以及差分放大器，接收来自各个第二和第四MOS晶体管的漏极的输入信号。
-
公开(公告)号：CN100411174C
公开(公告)日：2008-08-13
申请号：CN200510109414.9
申请日：2005-10-18
Applicant: 松下电器产业株式会社
IPC: H01L27/02
CPC classification number: G11C17/18
Abstract: 本发明公开了一种半导体集成电路。其目的在于：缩短熔丝元件的程序化所用的时间，由此抑制系统LSI的检查成本增加。将熔丝元件(31)和程序化晶体管(32)串联，触发器(23)响应于起动信号，让程序化晶体管(32)导通，由此开始熔丝元件(31)的程序化，由二输入“与非”电路(35)根据熔丝元件(31)和程序化晶体管(32)的连接点的电压变化来监视熔丝元件(31)的电阻值的变化，当熔丝元件(31)的电阻值增加到规定的电阻值时，二输入“与非”电路(35)便输出结束信号。触发器(23)响应于该结束信号让程序化晶体管(32)截止，由此熔丝元件(31)的程序化自动结束。于是，让熔丝元件(31)的电阻值在最小的程序化时间内增加到规定值。
-
公开(公告)号：CN1779975A
公开(公告)日：2006-05-31
申请号：CN200510109414.9
申请日：2005-10-18
Applicant: 松下电器产业株式会社
IPC: H01L27/02
CPC classification number: G11C17/18
Abstract: 本发明公开了一种半导体集成电路。其目的在于：缩短熔丝元件的程序化所用的时间，由此抑制系统LSI的检查成本增加。将熔丝元件31和程序化晶体管32串联，触发器23响应于起动信号，让程序化晶体管32导通，由此开始熔丝元件31的程序化，由二输入“与非”电路35根据熔丝元件31和程序化晶体管32的连接点的电压变化来监视熔丝元件31的电阻值的变化，当熔丝元件31的电阻值增加到规定的电阻值时，二输入“与非”电路35便输出结束信号。触发器23响应于该结束信号让程序化晶体管32截止，由此熔丝元件31的程序化自动结束。于是，让熔丝元件31的电阻值在最小的程序化时间内增加到规定值。
-
公开(公告)号：CN1591678A
公开(公告)日：2005-03-09
申请号：CN200410074129.3
申请日：2004-08-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/1096 , G11C7/062 , G11C7/1078
Abstract: 一种半导体集成电路装置，包括：第一和第二非易失性存储元件；第一放大器，用于放大第一非易失性存储元件的输出信号，以输出放大了的信号；以及第二放大器，用于向第一放大器输出控制信号，该控制信号是通过放大第二非易失性存储元件的输出信号而产生的。第二放大器基于存储在第二非易失性存储元件中的数据，将第一放大器的输出信号固定在高电势或低电势。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.031 seconds)
