-
公开(公告)号：CN101542727B
公开(公告)日：2011-02-09
申请号：CN200780038564.2
申请日：2007-10-12
Applicant: 松下电器产业株式会社
IPC: H01L27/10
CPC classification number: H01L27/101 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/124 , H01L45/146 , H01L45/147 , H01L45/1625 , H01L45/1683
Abstract: 本发明提供非易失性存储元件阵列及其制造方法。在半导体芯片的基板(26)上形成有下部电极(22)，下部电极(22)的上部被第一层间绝缘膜(27)覆盖。在该下部电极(22)上构成有贯通第一层间绝缘膜(27)而形成的第一接触孔(28)，构成可变电阻膜(24)的低电阻层(29)被埋入第一接触孔(28)中。进一步，在第一层间绝缘膜(27)和低电阻层(29)之上形成有高电阻层(30)，可变电阻膜(24)构成为包括各一层该高电阻层(30)和低电阻层(29)的多层的电阻层。进一步，构成存储部(25)的低电阻层(29)至少与邻接的存储部(25)分离。
-
公开(公告)号：CN101960595A
公开(公告)日：2011-01-26
申请号：CN201080001161.2
申请日：2010-02-03
Applicant: 松下电器产业株式会社
CPC classification number: H01L45/146 , G11C13/0007 , G11C2213/32 , G11C2213/34 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/1625 , H01L45/1675
Abstract: 在非易失性存储元件(100)中，电阻变化层(107)包含第一金属氧化物MOx和第二金属氧化物MOy，以公式13来表示化学反应式且与所述第一金属氧化物、所述第二金属氧化物、氧离子以及电子相关的化学反应的反应能量在2eV以下，所述MOx以及所述MOy的组(MOx，MOy)是从由(Cr2O3，CrO3)、(Co3O4，Co2O3)、(Mn3O4，Mn2O3)、(VO2，V2O5)、(Ce2O3，CeO2)、(W3O8，WO3)、(Cu2O，CuO)、(SnO，SnO2)、(NbO2，Nb2O5)、以及(Ti2O3，TiO2)而成的群中选择的一组。(公式13)
-
公开(公告)号：CN101395717B
公开(公告)日：2010-07-21
申请号：CN200780007386.7
申请日：2007-02-27
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/1273 , H01L45/146 , H01L45/1683 , Y10T29/49099
Abstract: 本发明提供电阻变化型元件、半导体装置和其制造方法。电阻变化型元件的制造方法包括：在设置于基板上的层间绝缘层(104)中且底部具有下部电极(103)的接触孔(105)中，以接触孔(105)中的上表面位于层间绝缘层(104)的上表面的下方的方式堆积电阻变化材料(106)的工序；在堆积的电阻变化材料(106)之上，以接触孔(105)中的上表面位于层间绝缘层(104)的上表面的上方的方式堆积上部电极材料的工序；和通过CMP对具有叠层的电阻变化材料(106)和上部电极材料的电阻变化型元件进行元件分离的工序。
-
公开(公告)号：CN101506980A
公开(公告)日：2009-08-12
申请号：CN200780030511.6
申请日：2007-11-13
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , G11C13/0007 , G11C2213/32 , G11C2213/72 , G11C2213/73 , H01L27/0688 , H01L27/112 , H01L27/115 , H01L27/2409 , H01L27/2418 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1683
Abstract: 本发明的非易失性半导体存储装置(10)备有基板(11)、形成在基板(11)上的下层电极布线(15)、配置在包含下层电极布线(15)的基板(11)上并在与下层电极布线(15)相对的位置上形成接触孔的层间绝缘层(16)、与下层电极布线(15)连接的电阻变化层(18)、和与电阻变化层(18)连接并形成在电阻变化层(18)上的非欧姆性元件(20)，非欧姆性元件(20)由多个半导体层的层叠结构，金属电极体层和绝缘层的层叠结构或金属电极体层和半导体层的层叠结构形成，在接触孔中埋入形成上述层叠结构中的某一层，并且，层叠结构的其它层内的半导体层或绝缘体层具有比接触孔的开口大的面积，由在层间绝缘层(16)上形成的构成形成。
-
公开(公告)号：CN1906755A
公开(公告)日：2007-01-31
申请号：CN200580001803.8
申请日：2005-04-11
Applicant: 松下电器产业株式会社
IPC: H01L21/8234 , H01L21/205 , H01L21/304 , H01L21/76 , H01L21/82 , H01L21/822 , H01L27/04 , H01L27/088
CPC classification number: H01L21/02381 , H01L21/02532 , H01L21/02639 , H01L21/76229 , H01L21/823412 , H01L21/823481 , H01L27/0207 , H01L27/088
Abstract: 本发明的半导体装置的制造方法包括：准备基板的工序(A)，该基板具备具有主面的半导体层，并具有在主面区分为多个元件有效区域(50、60)的分离区域(70)内形成的元件分离结构(STI)基板；在半导体层的主面的多个元件有效区域(50、60)中被选择的元件有效区域(50)上生长含有Si和Ge的外延层的工序(B)；以及多个元件有效区域(50、60)中，在形成外延层的元件有效区域(50)以及在每个未形成外延层的元件有效区域(A2)上，形成晶体管工序(C)。工序(A)包括在分离区域(70)内形成被元件分离结构(STI)包围的多个虚拟区域80的工序(a1)，工序(B)包括在多个虚拟区域(80)中被选择的区域上生长有与外延层相同的材料构成的层的工序(b1)。
-
Patent Agency Ranking
公开(公告)号：CN1224109C
公开(公告)日：2005-10-19
申请号：CN01801372.4
申请日：2001-05-23
Applicant: 松下电器产业株式会社
IPC: H01L29/737 , H01L21/331
CPC classification number: H01L29/66242 , H01L29/1004 , H01L29/36 , H01L29/7378 , Y10S438/936
Abstract: 本发明提供一种新型双极晶体管及其制造方法。在Si衬底的集电极层102上，顺序外延生长SiGe衬垫层151、含硼的倾斜SiGe基极层152和Si盖层153。在Si盖层153上形成具有基极开口部118的第2堆积氧化膜112和填埋基极开口部并构成发射极引出电极的P+多晶硅层115，在Si盖层153上扩散磷形成发射极扩散层153a。在生长Si盖层153时、由于采用in-situ掺杂、仅仅在Si盖层153的上部含有硼，因而减少了耗尽层154的宽度、减少了复合电流、提高了电流特性的线性度。
-
公开(公告)号：CN1620728A
公开(公告)日：2005-05-25
申请号：CN03802527.2
申请日：2003-01-21
Applicant: 松下电器产业株式会社
Inventor： 高木刚
IPC: H01L29/78
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/84 , H01L29/7782 , H01L29/802
Abstract: 本发明的半导体装置，包括半导体层(10～15)，在上述半导体层上设置的栅极绝缘膜(16)，在上述栅极绝缘膜上设置的栅极电极(17)，上述半导体层中从俯视来看在上述栅极电极的两侧设置的第一导电型的源极区域(20a)和漏极区域(20b)，上述半导体层中在上述源极区域和上述漏极区域之间，从其与上述栅极绝缘膜的界面向下顺序设置的第二导电型的间隙层(25)、沟道区域(24)和沟道下方区域(23、22)和向上述沟道下方区域施加电压用的偏压电极部件(Vbs)，上述沟道区域由第一半导体构成，上述间隙层和沟道下方区域分别由带隙比上述第一半导体大的第二半导体和第三半导体构成，与上述栅极电极独立且可施加电压地设置上述偏压电极部件。
-
公开(公告)号：CN1218994A
公开(公告)日：1999-06-09
申请号：CN98123113.6
申请日：1998-12-03
Applicant: 松下电器产业株式会社
Inventor： 高木刚
IPC: H01L29/78 , H01L29/778
CPC classification number: H01L29/7786 , H01L29/1054 , H01L29/161 , H01L29/7782 , H01L29/802
Abstract: 一种具有场效应晶体管的半导体装置,在硅衬底10上依次沉积第1硅层12(Si层)、含碳的第2硅层13(Sil-yCy层)和不含碳的第3硅层14。由于Sil-yCy层的晶格常数比Si层的小,第2硅层13的导带和价带受到拉伸应变而被分离。被施加给栅极电极16的电场激发了的有效质量小的电子被关在第2硅层13中,在沟道方向上移动。这样,能得到移动速度极高的n－MOSFET。如果由Si1-x-yGexCy构成第2硅层13,就成为适应于高性能CMOS器件的结构。
-
公开(公告)号：CN102648522B
公开(公告)日：2014-10-22
申请号：CN201080053422.5
申请日：2010-11-18
Applicant: 松下电器产业株式会社
Inventor： 高木刚
CPC classification number: H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1625 , H01L45/1683
Abstract: 提供一种能够实现稳定的电阻变化、并且能够实现微细化的非易失性存储元件及其制造方法。具备：第一电极（113），形成在基板上；层间绝缘层，形成在包括第一电极（113）的基板上，设有到达第一电极（113）的存储单元孔；阻挡层（115），形成在存储单元孔内，由与第一电极（113）连接的半导体层或绝缘体层构成；第二电极（116），形成在存储单元孔内，与阻挡层（115）连接；层叠构造的电阻变化层（117），形成在第二电极（116）上，电阻值基于被施加的电信号而变化；以及第三电极（118），与电阻变化层（117）连接，以覆盖存储单元孔的方式形成在层间绝缘层（114）上。
-
公开(公告)号：CN102084429B
公开(公告)日：2013-12-25
申请号：CN201080001938.5
申请日：2010-04-09
Applicant: 松下电器产业株式会社
CPC classification number: G11C13/0011 , G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2013/009 , G11C2213/34 , G11C2213/79
Abstract: 提供用于提高写入在电阻变化型的非易失性存储元件的信息(电阻值)的保持特性的驱动方法。包括：第一写入工序(S01)，在电阻变化型的非易失性元件施加第一极性的第一电压，从而成为表示第一逻辑信息的低电阻状态；第二写入工序(S02)，施加与所述第一极性不同的第二极性的第二电压，从而成为第一高电阻状态；以及回写工序(S05)，在第二写入工序(S02)之后，施加第一极性的第三电压，从而成为表示与所述第一逻辑信息不同的第二逻辑信息的第二高电阻状态。在此，第三电压的绝对值比第一电压小，第一高电阻状态的电阻值、第二高电阻状态的电阻值、以及低电阻状态的电阻值，按照其顺序大。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.039 seconds)
