公开(公告)号：CN1225797C

公开(公告)日：2005-11-02

申请号：CN01801134.9

申请日：2001-05-14

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  浅井明

IPC: H01L29/732 ,  H01L29/737 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b)，且在P+Si1-xGex层上积了会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层之上形成有发射区引出电极(129)，它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层中，而将基区层内杂质的浓度分布维持得很合适。Si覆盖层的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

公开(公告)号：CN1184694C

公开(公告)日：2005-01-12

申请号：CN00100291.0

申请日：2000-01-14

Applicant: 松下电器产业株式会社

Inventor： 幸康一郎 ,  斋藤彻 ,  久保实 ,  大仲清司 ,  浅井明 ,  片山幸治

IPC: H01L29/02 ,  H01L29/772 ,  H01L21/335

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/167

Abstract: 一种半导体器件及其制造方法是在半导体基片上设置含C的下部Si间隙层118、i-Si1-yGey层119(0＜y＜1)、i-Si间隙层142、SiO2层117和栅极116。因为使下部Si间隙层118含有了C原子，抑制Si1-yGey层中的Ge的漂移·扩散·分离，所以能抑制Si/Si1-yGey层异质界面136的构造紊乱，从而保持明确、平滑的界面。因此，提高了沿异质界面流动的沟道中载流子的传导度等特性。即改善了热处理时半导体器件耐热性。并且，通过使其具有倾斜的C浓度分布来抑制C原子向栅极绝缘膜的扩散，并防止可靠性的下降。

公开(公告)号：CN1315164C

公开(公告)日：2007-05-09

申请号：CN03120402.3

申请日：2003-03-13

Applicant: 松下电器产业株式会社

Inventor： 野竹秀典 ,  大西照人 ,  浅井明 ,  青木成刚

IPC: H01L21/331

CPC classification number: H01L21/0209 ,  H01L21/02052 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/32134 ,  H01L29/66242

Abstract: 本发明公开了一种半导体器件的制造方法。目的在于：在包含Si和Si以外的IV族元素的半导体器件的制造方法下，抑制为污染物质的Si以外的IV族元素给半导体器件造成的污染、二次污染。靠外延生长形成含污染物质的Si/SiGe膜以后，马上通过湿蚀刻来将形成在半导体衬底背面的Si/SiGe膜除去。或者是，在容器内对Si/SiGe膜进行了伴随加热的处理后，再利用该容器让晶圆空走。借助此法，既可抑制通过夹持晶圆的台子，机器人臂或者真空钳等而发生二次污染，也可抑制不包含Si以外的IV族元素的半导体器件的制造步骤所共用的容器被污染。

公开(公告)号：CN1419712A

公开(公告)日：2003-05-21

申请号：CN01801134.9

申请日：2001-05-14

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  浅井明

IPC: H01L29/732 ,  H01L29/737 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 集电区102上形成有起基区之作用且由i－Si1－xGex层和P+Si1－xGex层构成的Si1－xGex层111b，且在P+Si1－xGex层上积了会成为发射区的Si覆盖层111a。在基区开口部分118内Si覆盖层111a之上形成有发射区引出电极129，它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N－多晶硅层129b和含有高浓度磷的N+多晶硅层129a。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层111a中，而将基区层内杂质的浓度分布维持得很合适。Si覆盖层111a的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

公开(公告)号：CN1369918A

公开(公告)日：2002-09-18

申请号：CN02103173.8

申请日：2002-02-05

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  高木刚 ,  浅井明 ,  藤井泰三 ,  杉浦三津夫 ,  南善久

IPC: H01L29/93 ,  H01L27/04 ,  H01L21/82

CPC classification number: H01L29/93 ,  H01L27/0664 ,  H01L27/0808

Abstract: 本发明提供一种包含电容量变化范围大的变容元件的半导体装置及其制造方法。变容元件VAR具备:含可变电容区域56a的N+层56、在N+层56上由外延生长形成的由SiGe膜和Si膜组成的P+层61、以及P型电极62。NPN－HBT具备:与变容元件VAR的N+层56同时形成的集电极扩散层57、集电极层59、与变容元件的P+层21同时外延生长形成的Si/SiGe层79。因为在变容元件VAR的PN结部形成的耗尽层的延伸范围能够确保达到N+层56全部、就能抑制电容变化范围的低下。

公开(公告)号：CN1799146A

公开(公告)日：2006-07-05

申请号：CN200480015008.X

申请日：2004-05-31

Applicant: 松下电器产业株式会社

Inventor： 空田晴之 ,  高木刚 ,  浅井明 ,  神泽好彦 ,  片山幸治 ,  岩永顺子

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/66795 ,  H01L29/78687

Abstract: 本发明提供一种半导体装置，包括：第一绝缘层(11)；由在第一绝缘层上形成的岛状的半导体构成的第一主体部(13)；由在第一绝缘层上形成的岛状半导体构成的第二主体部(14)；在第一绝缘层上，连接第一主体部和第二主体部而形成的脊骨状的连接部(15)；由在连接部的长度方向上的至少一部分构成的通道区域(15a)；通过第二绝缘层(17)覆盖通道区域的外周而形成的栅极(18)；横跨第一主体部、和连接部的、该第一主体部与通道区域之间的部分而形成的源极区域；以及横跨第二主体部、和连接部的、该第二主体部与通道区域之间的部分而形成的漏极区域；其中，构成通道区域的半导体具有晶格应变。

公开(公告)号：CN1253946C

公开(公告)日：2006-04-26

申请号：CN02103173.8

申请日：2002-02-05

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  高木刚 ,  浅井明 ,  藤井泰三 ,  杉浦三津夫 ,  南善久

IPC: H01L29/93 ,  H01L27/04 ,  H01L21/82

CPC classification number: H01L29/93 ,  H01L27/0664 ,  H01L27/0808

Abstract: 本发明提供一种包含电容量变化范围大的变容元件的半导体装置及其制造方法。变容元件VAR具备：含可变电容区域56a的N+层56、在N+层56上由外延生长形成的由SiGe膜和Si膜组成的P+层61、以及P型电极62。NPN-HBT具备：与变容元件VAR的N+层56同时形成的集电极扩散层57、集电极层59、与变容元件的P+层21同时外延生长形成的Si/SiGe层79。因为在变容元件VAR的PN结部形成的耗尽层的延伸范围能够确保达到N+层56全部、就能抑制电容变化范围的低下。

公开(公告)号：CN1267916A

公开(公告)日：2000-09-27

申请号：CN00102992.4

申请日：2000-03-14

Applicant: 松下电器产业株式会社

Inventor： 浅井明 ,  大西照人 ,  高木刚 ,  斋藤彻 ,  原义博 ,  幸康一郎 ,  能泽克弥 ,  神泽好彦 ,  片上幸治 ,  市川洋

IPC: H01L29/737 ,  H01L27/24 ,  H01L21/328 ,  H01L21/70

CPC classification number: H01L29/66242 ,  H01L21/763 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/7378

Abstract: 在硅基板100内,由浅沟槽103所夹的区域里形成集电极层102,在基板上沉积第一沉积氧化膜108并开一个跨越浅沟槽的一部分的集电极开口部110。在露出于该开口部的基板上,使Si/Si1-xGex层外延生长。在基板上沉积第二沉积氧化膜112,而在Si/Si1-xGex层的中央部上形成基极开口部118;在端部形成基极结用开口部114。从该开口部114往基板内注入杂质离子,以形成导电型与外部电极相同的结漏电流防止层113。这样,使集电极开口宽度W3大于活性区宽度W2。

公开(公告)号：CN100346482C

公开(公告)日：2007-10-31

申请号：CN200510003894.0

申请日：2001-05-14

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  浅井明

IPC: H01L29/737 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b)，且在P+Si1-xGex层上设置会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层(111a)之上形成有发射区引出电极(129)，它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层(111a)中，而将基区层内杂质的浓度分布维持得很合适。Si覆盖层(111a)的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

公开(公告)号：CN1215569C

公开(公告)日：2005-08-17

申请号：CN00102992.4

申请日：2000-03-14

Applicant: 松下电器产业株式会社

Inventor： 浅井明 ,  大西照人 ,  高木刚 ,  斋藤彻 ,  原义博 ,  幸康一郎 ,  能泽克弥 ,  神泽好彦 ,  片上幸治 ,  市川洋

IPC: H01L29/737 ,  H01L21/203

CPC classification number: H01L29/66242 ,  H01L21/763 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/7378

Abstract: 在硅基板100内，由浅沟槽103所夹的区域里形成集电极层102，在基板上沉积第一沉积氧化膜108并开一个跨越浅沟槽的一部分的集电极开口部110。在露出于该开口部的基板上，使Si/Si1-xGex层外延生长。在基板上沉积第二沉积氧化膜112，而在Si/Si1-xGex层的中央部上形成基极开口部118；在端部形成基极结用开口部114。从该开口部114往基板内注入杂质离子，以形成导电型与外部电极相同的结漏电流防止层113。这样，使集电极开口宽度W3大于活性区宽度W2。