中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

89 records (took 0.066 seconds)

    层叠型电子器件及其制造方法
    11.
    发明授权
    层叠型电子器件及其制造方法 有权

    公开(公告)号：CN101276687B

    公开(公告)日：2012-02-08

    申请号：CN200810087881.X

    申请日：2008-03-27

    Applicant: 株式会社村田制作所

    Inventor： 元木章博 ,  川崎健一 ,  小川诚 ,  黑田茂之 ,  竹内俊介 ,  樫尾秀之

    IPC: H01G4/30

    CPC classification number: H01G4/30 ,  H01G4/232

    Abstract: 本发明提供一种层叠型电子器件及其制造方法，其中在层叠型电子器件所备有的层叠体的多个内部电极的各端部露出的端面上，只通过施镀形成外部电极，在从层叠体2的端面(5、6)露出的多个内部电极(8、9)的各端部析出施镀析出物，施镀析出物彼此连接地进行施镀成长，形成外部电极(10、11)后，在层叠体2的主面(3、4)和侧面各自与端面(5、6相邻的各端缘部，通过导电性糊料的烧结，形成与外部电极(10、11)导通的端缘厚膜电极(14、15)。在外部电极(10、11)和端缘厚膜电极(14、15)上形成以Sn、Au为主成分的镀膜(17、18)。从而制造有效体积率优异，基于焊锡附着的安装时的接合可靠性提高的层叠型电子器件。

    陶瓷电子元件及其制造方法
    12.
    发明公开
    陶瓷电子元件及其制造方法 有权

    公开(公告)号：CN102315017A

    公开(公告)日：2012-01-11

    申请号：CN201110161080.5

    申请日：2011-06-15

    Applicant: 株式会社村田制作所

    Inventor： 小川诚 ,  元木章博 ,  猿喰真人 ,  岩永俊之 ,  竹内俊介 ,  樱田清恭

    IPC: H01G4/005 ,  H01G4/12 ,  H01G4/30

    CPC classification number: H01G4/12 ,  H01C1/14 ,  H01G4/005 ,  H01G4/232

    Abstract: 在通过镀覆来形成如层叠陶瓷电容器那样的陶瓷电子元件的外部端子电极时，有时镀生长会一直到不希望之处。为此，本发明提供一种陶瓷电子元件，其中，元件主体(2)提供的陶瓷面具有：例如由钛酸钡类陶瓷构成并显示出较高的镀生长力的高镀生长区域(11)；和例如由锆酸钙类陶瓷构成并显示出较低的镀生长力的低镀生长区域(12)。构成作为外部端子电极的基底的第一层(13)的镀膜，以内部电极(5)及(6)的露出端所提供的导电面为起点，在如下的状态下通过析出的镀析出物生长而形成：限制生长使得生长不向着低镀生长区域(12)侧地越过高镀生长区域(11)和低镀生长区域(12)之间的边界。

    层叠型电子部件及其制造方法
    15.
    发明授权
    层叠型电子部件及其制造方法 有权

    公开(公告)号：CN102543437B

    公开(公告)日：2015-01-21

    申请号：CN201110432386.X

    申请日：2011-12-21

    Applicant: 株式会社村田制作所

    Inventor： 元木章博 ,  小川诚

    IPC: H01G4/30 ,  H01G4/232 ,  H01G4/005

    CPC classification number: H01G4/12 ,  H01G4/005 ,  H01G4/008 ,  H01G4/228 ,  H01G4/30 ,  H01G11/34 ,  Y02E60/13

    Abstract: 在层叠型电子部件中，使在内部电极的露出端析出的镀层析出物生长而形成外部电极时，能够应用分批处理，并且能够在适合成为外部电极的镀膜的特定部位上高效的形成。将多个内部电极(3)的相邻的露出端之间的距离设定在50μm以下，并且在部件主体(2)的表面上赋予由Pd、Pt、Cu、Au、Ag等构成的多个导电性粒子(10)。导电性粒子(10)的平均粒径在0.1～100nm的范围内，将各粒子之间的平均间隔设定在10～100nm的范围内，并且以在部件主体(2)的表面的整个区域内分布成岛状的方式来赋予。然后，对部件主体(2)实施电镀时，在多个内部电极(3)的各露出端集中的区域及其附近出现镀层生长，但在其他的区域内没有引起镀层生长。

    叠层陶瓷电子部件及其制造方法
    16.
    发明授权
    叠层陶瓷电子部件及其制造方法 有权

    公开(公告)号：CN102623178B

    公开(公告)日：2014-11-19

    申请号：CN201210015246.7

    申请日：2012-01-18

    Applicant: 株式会社村田制作所

    Inventor： 小川亘 ,  小川诚 ,  猿喰真人 ,  岩永俊之 ,  元木章博

    IPC: H01G4/30 ,  H01G4/005 ,  H01G4/12 ,  H01G4/232

    CPC classification number: H01G4/30 ,  H01G4/005 ,  H01G4/232

    Abstract: 本发明提供一种叠层陶瓷电子部件和叠层陶瓷电子部件的制造方法。在通过使部件本体的多个内部电极的露出端处析出的镀覆析出物生长来形成镀覆膜并由此形成外部电极时，为了使内部电极的露出程度充分，要对部件本体实施研磨处理，但如果研磨时間较长，则有时外部电极的固着力会下降。在研磨处理中，将在部件本体(2)的棱线部所形成的R倒角部(31)的曲率半径抑制在0.01mm以下，并且内部电极(11、12)对端面(7、8)的露出端(15、18)处于具有1μm以下的引入长度从端面(7、8)引入的位置的状态。因此，在研磨处理中优选采用离子研磨法。成为外部电极(21、22)的镀覆膜按照从部件本体(2)的端面(7、8)越过R倒角部(31)进行延伸、使其端缘位于主面(3、4)和/或侧面上的方式形成。

    层叠型电子部件
    18.
    发明授权
    层叠型电子部件 有权

    公开(公告)号：CN102222562B

    公开(公告)日：2013-02-20

    申请号：CN201110076989.0

    申请日：2011-03-23

    Applicant: 株式会社村田制作所

    Inventor： 元木章博 ,  竹内俊介 ,  小川诚 ,  川崎健一

    IPC: H01G4/30 ,  H01G4/232

    CPC classification number: H01G4/30 ,  H01G4/232 ,  H01G4/2325

    Abstract: 本发明提供一种层叠型电子部件，通过在内部电极的各端部露出的部件主体的端面进行例如铜的无电解镀敷，形成用于外部端子电极的镀敷膜时，金属粒子的结晶粒径小，成为表面容易被氧化的状态，另外，由于成膜速度小，因此，不能提高生产率。具有例如由铜构成的第一层(13)和在其上的第二层(14)构成的层叠结构而构成成为外部端子电极(8，9)的基底的第一镀敷膜(10)。将镀敷膜(10)的合计厚度设为3～15μm，将第二层(14)的厚度设为第一层(13)的厚度的2～10倍。通过无电解镀敷形成第一层(13)，通过电解镀敷形成第二层(14)。由此，将包含于第二层(14)的金属粒子的粒径设为0.5μm以上，使其难以被氧化。

    层叠型电子零件及其制造方法
    19.
    发明授权
    层叠型电子零件及其制造方法 有权

    公开(公告)号：CN101894668B

    公开(公告)日：2012-11-28

    申请号：CN201010170076.0

    申请日：2010-05-04

    Applicant: 株式会社村田制作所

    Inventor： 元木章博 ,  小川诚 ,  川崎健一 ,  竹内俊介

    IPC: H01G4/30 ,  H01G4/005

    CPC classification number: H01G4/30 ,  H01G4/232 ,  H01G4/2325

    Abstract: 提供一种层叠型电子零件及其制造方法，其要解决的问题是当通过对零件主体的多个内部电极的各端部露出的部分实施镀来形成外部端子电极时，镀液从外部端子电极的端缘和零件主体的空隙浸入，从而使得到的层叠型电子零件的可靠性下降。为了解决上述问题，具有外部端子电极(8)、(9)，形成用于互相连接多个内部电极(3)、(4)的第一镀层(10)、(11)，在其上形成用于提高层叠型电子零件(1)的实际安装性的第二镀层(12)、(13)，此时在形成第一镀层(10)、(11)后施加防水处理剂，在第一镀层(10)、(11)和第二镀层(12)、(13)之间形成防水处理剂膜(18)。

Patent Agency Ranking