公开(公告)号：CN112216680B

公开(公告)日：2025-01-14

申请号：CN201911251130.1

申请日：2019-12-09

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉

IPC: H01L23/544 ,  H01L23/498 ,  H01L23/538 ,  G01R31/26 ,  G01R31/28 ,  G01R31/52 ,  G01R31/54

Abstract: 本发明公开一种包括穿通电极的半导体器件。半导体器件包括：第一半导体芯片；以及第二半导体芯片，其层叠在第一半导体芯片上，并且通过第一穿通电极和第二穿通电极而电连接至第一半导体芯片。在第二测试操作期间，第一半导体芯片可以将第一穿通电极电连接至第三测试电阻器。在第二测试操作期间，第一半导体芯片可以检测第一内部节点的电压电平，以测试第一穿通电极与第二穿通电极之间的短路故障，第一内部节点的电压电平由第三测试电阻器以及第一穿通电极和第二穿通电极的电阻值来确定。

公开(公告)号：CN109840161B

公开(公告)日：2022-09-06

申请号：CN201810579865.6

申请日：2018-06-07

Applicant: 爱思开海力士有限公司

Inventor： 宋永旭 ,  金溶美 ,  金昌铉

IPC: G06F11/10 ,  G11C29/42

Abstract: 一种半导体模块包括控制器和半导体器件。控制器被配置为控制错误刷洗操作和读取操作。半导体器件包括多个存储器芯片，并且多个存储器芯片中的至少一个存储器芯片在多个存储器芯片的读取操作期间执行错误刷洗操作。

公开(公告)号：CN114255790A

公开(公告)日：2022-03-29

申请号：CN202110370909.6

申请日：2021-04-07

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉

IPC: G11C5/14

Abstract: 本公开的各实施例涉及半导体存储器器件、处理系统以及电力控制电路。半导体存储器器件可以包括多个存储器单元，其中标识符被可以提供到存储器单元。半导体存储器器件可以包括第一电路、第二电路和电力控制电路。第一电路可以包括第一电力端子和第二电力端子。第二电路可以包括第三端子和第四端子。电力控制电路可以被配置为基于标识符将第一电力电压或接地电压施加到第一电力端子并且将接地电压施加到第二电力端子。

公开(公告)号：CN113225052A

公开(公告)日：2021-08-06

申请号：CN202010615344.9

申请日：2020-06-30

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉

IPC: H03K5/24

Abstract: 本申请公开了一种比较器。半导体器件包括选择信号发生电路，所述选择信号发生电路被配置为通过将第一输入信号和第二输入信号进行比较来生成选择信号。半导体器件还包括比较信号发生电路，所述比较信号发生电路被配置为通过基于选择信号而选择第一输入信号和第二输入信号中的一个来输出比较信号。

公开(公告)号：CN106601284B

公开(公告)日：2020-08-25

申请号：CN201610133027.7

申请日：2016-03-09

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉 ,  金旼昶 ,  李度润 ,  李用雨 ,  李在真 ,  郑宪三 ,  郑会权

IPC: G11C11/406 ,  G11C11/408

Abstract: 一种存储器件可以包括：激活控制器，被配置为在激活信号被激活时，响应于刷新控制信号和行使能信号来输出行激活信号；刷新控制器，被配置为响应于刷新信号、预充电信号和预充电停止信号来产生并储存用于控制刷新操作的标志位，并且将与储存的标志位相对应的行使能信号输出至激活控制器；以及单元阵列电路，被配置为响应于行激活信号来执行存储单元阵列区域中的刷新操作。

公开(公告)号：CN106409323B

公开(公告)日：2020-07-14

申请号：CN201610252122.9

申请日：2016-04-21

Applicant: 爱思开海力士有限公司

Inventor： 金旼昶 ,  金昌铉 ,  李度润 ,  李在真 ,  郑宪三

IPC: G11C7/10

Abstract: 一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出数据、数据选通信号、外部命令和时钟信号。第二半导体器件同步于数据选通信号而对齐数据以产生第一对齐数据和第二对齐数据，并响应于通过对数据选通信号分频而产生的锁存信号而锁存第一对齐数据和第二对齐数据以产生第一锁存数据和第二锁存数据。

公开(公告)号：CN108281162A

公开(公告)日：2018-07-13

申请号：CN201710833271.9

申请日：2017-09-15

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉

IPC: G11C7/10 ,  G11C11/406 ,  G11C29/42

CPC classification number: G11C11/40615 ,  G06F11/1068 ,  G11C11/40618 ,  G11C11/4094 ,  G11C29/52

Abstract: 可以提供一种半导体器件。半导体器件可以包括错误擦洗控制电路和/或激活时段信号发生电路。错误擦洗控制电路可以被配置成基于存储体激活信号和行地址信号来产生用于执行存储体中所包括的存储单元的错误擦洗操作的错误擦洗预充电信号和错误擦洗存储体信号，所述存储体激活信号和所述行地址信号基于刷新信号来产生。激活时段信号发生电路可以被配置成基于错误擦洗存储体信号来从存储体激活信号和错误擦洗预充电信号产生激活时段信号。

公开(公告)号：CN106409323A

公开(公告)日：2017-02-15

申请号：CN201610252122.9

申请日：2016-04-21

Applicant: 爱思开海力士有限公司

Inventor： 金旼昶 ,  金昌铉 ,  李度润 ,  李在真 ,  郑宪三

IPC: G11C7/10

Abstract: 一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出数据、数据选通信号、外部命令和时钟信号。第二半导体器件同步于数据选通信号而对齐数据以产生第一对齐数据和第二对齐数据，并响应于通过对数据选通信号分频而产生的锁存信号而锁存第一对齐数据和第二对齐数据以产生第一锁存数据和第二锁存数据。

公开(公告)号：CN106373604A

公开(公告)日：2017-02-01

申请号：CN201610213393.3

申请日：2016-04-07

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉 ,  金旼昶 ,  李度润 ,  李在真 ,  郑宪三

IPC: G11C11/406 ,  G11C11/4063

Abstract: 一种半导体存储器件包括：多个存储单元，耦接到多个字线；字线去激活电压发生块，适用于产生具有与温度范围相对应的不同的电压电平的字线去激活电压；以及字线驱动块，适用于用从字线去激活电压中选择的字线去激活电压来驱动要被去激活的字线。

公开(公告)号：CN105679353A

公开(公告)日：2016-06-15

申请号：CN201510509466.9

申请日：2015-08-18

Applicant: 爱思开海力士有限公司

Inventor： 金昌铉 ,  李贤揆

IPC: G11C5/02

Abstract: 一种锁存电路可以包括：第一储存节点到第四储存节点；第一晶体管对到第四晶体管对，每个晶体管对包括通过第一储存节点到第四储存节点中的对应的一个串联连接的PMOS晶体管和NMOS晶体管，其中，第一储存节点到第四储存节点中的每个连接到前一级中的晶体管对的NMOS晶体管的栅极以及后一级中的晶体管对的PMOS晶体管的栅极；第一连接单元，其适用于当执行读取操作和写入操作时将数据总线与第一储存节点到第四储存节点中的第K储存节点相连接，其中，K是1以上且4以下的整数；以及第二连接单元，其适用于当执行写入操作时将数据总线与第一储存节点到第四储存节点中除了第K储存节点之外的一个或更多个相连接。